[实用新型]高速可信网络处理器

说明书

一、技术领域

本实用新型高速可信网络处理器，尤其涉及一种计算机指令可动态变化的高速可信网络处理器。

二、背景技术

现在的计算机指令集是固定的。如，X86的处理器，X86处理器是一种复杂指令集处理器(CISC处理器)，其处理器指令越来越多，越来越复杂；再如ARM、MIPS、PowerPC处理器是一种精简指令集处理器(RISC处理器)，其指令数不多，寻址方式简单，主要通过多道流水线来提高处理器的速度。

随着集成电路的工艺的不断进步，集成电路的线宽的不断减小，特别是量子器件的不断发展，其单位面积上集成电路的门数不断增加，为可重构指令计算机提供了物质条件。

动态可编程集成电路工作原理：为了避免实现动态可编程电路在电路部分或全部配置时电路的相互影响，在电路中增加了输出控制电路。当部分重新配置电路时，带允许输出端的同步缓存寄存器保存上一次的结果，在配置同步时钟的作用下重新配置。未配置的电路仍能正常工作。对本单元的电路是否重新配置受允许配置寄存器的控制。所有的允许配置位均有效，可对整个动态可编程集成电路所有的电路在配置时钟的同步作用下重新配置，配置前本单元输出的中间结果可保存在D触发器中，供电路配置完成后使用这个中间结果。

以上内容是我申请的专利，可编程指令集计算机集成电路(动态可编程集成电路)，专利号为200610155427.4中的内容，申请日2006年12月25日。可通过E-mail向我索取g1483@126.com，或者到http://www.sipo.gov.cn上查询。

频率是处理器发展的瓶颈，计算机处理器由“频率至上”，逐渐发展到现在的“并行至上”。现在是计算机体系结构的“战国时代”，超标量、VLIW(超长指令字)、EPIC(显式并行指令集计算机)、多CELL处理器、同构多核并行、异构多核并行、可重构计算、DNA生物并行计算、量子计算等。

随着集成电路技术的发展，超大规模“动态可重构集成电路”完全能实现。本课题研究开拓了一个新领域，动态可重构指令，实现可重构指令、实现可重构线程级指令、可重构进程级指令，实现芯片的动态可重用。

动态可重构指令计算机：具有RISC(精简指令集计算机)和CISC(复杂指令集计算机)优点，克服了RISC和CISC缺点；可实现异构多核并行处理，也可实现同构多核并行处理，混合多核并行处理；利用芯片面积换速度，通过流水线、并行流水线提高计算机的处理速度；利用动态可重构集成电路实现了芯片的动态可重用，提高芯片的使用率。实现了多处理器、芯片面积、运算速度、功耗的和谐统一；动态可重构指令计算机：实现了CISC(复杂指令集计算机)与RISC(精简指令集计算机)的统一；同构并行与异构并行的统一；功耗与速率统一；实现线程级、进程级指令。

本项目可广泛应用在PC机、普适计算、嵌入式处理器、通信处理器、网络处理机尤其是网格计算的处理器；可从指令层次实现可信计算，应用于可信网络处理器、可信处理器等。动态可重构计算机具有速度更快、效率高、功耗低、体积小、价格低、功能多、多核并行处理，具有广泛的应用前景。

三、实用新型内容

要解决的问题：

(1)解决现有计算机指令集效率低下的问题；

(2)解决现有计算机处理速度慢的问题；

(3)解决现有计算机功率大，降低计算机处理器的功耗；

(4)提高芯片的资源利用率；

技术方案：

为了实现上述的目的，本实用新型提供由动态可重构集成电路组成的高速可信网络处理器，动态可重构集成电路连接动态可重构集成电路的配置电路、用户数据输入/输出电路、随机存储器、键盘、鼠标、显示器；动态可重构集成电路包括多个可重构单元，每个可重构单元由带配置队列的SRAM可重构电路和配置时钟构成；当对应的配置单元的配置时钟控制允许时对配置单元进行配置，即更新对应的指令；当配置时钟控制电路禁止时，不对配置单元配置数据进行更新，保留原有的配置，即保留原有的可重构指令。

上述装置中可重构单元由带配置队列的SRAM组成的可重构指令电路配置电路；当配置时钟控制电路允许时在配置时钟的作用下配置数据队列依次向前移动一个单元，原队列的第二个单元的数据移动到队首单元，队首单元数据即是新的配置数据；当配置时钟控制电路禁止时，即使有配置时钟来到，但控制电路不允许将其传送到配置电路上，其本单元的配置队列的数据不变。