[实用新型]基于FPGA的多功能硬件插补器

权利要求书

1、一种基于FPGA的多功能硬件插补器，其特征是它主要由FPGA芯片U1、FPGA程序配置电路U2、键盘输入电路U3、+3.3V直流电源产生电路U4、晶体振荡电路U5、电动机控制信号输出接口P3组成，直流电源产生电路U4的输入与电源输入接口P2对应的引脚相连，其输出分别接FPGA芯片U1和信号配置电路U2的+3.3V电源输入端，FPGA程序配置电路U2、键盘输入电路U3、晶体振荡电路U5和电动机控制信号输出接口P3的输入输出端分号与FPGA芯片U1对应的输入输出端相连。

2、根据权利要求1所述的基于FPGA的多功能硬件插补器，其特征是所述的FPGA芯片由相互独立的五个电路模块组成，这五个电路模块分别是：逐点比较法直线插补模块、逐点比较法圆弧插补模块、DDA法直线插补模块、DDA法圆弧插补模块和插补算法选择模块。

3、根据权利要求1所述的基于FPGA的多功能硬件插补器，其特征是所述的FPGA程序配置电路U2的输出端DATA、DCLK、nINIT_CONF、nCS、OE分别与FPGA芯片U1的DATA、DCLK、nCONFIG、CONF_DONE、nSTATUS引脚相连，同时，所述5个引脚分别通过1KΩ电阻与+3.3V直流电源产生电路U4对应的输出端相连；FPGA程序配置电路U2的输入端TMS、TCK、TDI、TDO分别与JTAG接口P1的2、4、6、10引脚相连。

4、根据权利要求1所述的基于FPGA的多功能硬件插补器，其特征是所述的FPGA芯片U1的输出引脚xPos、xNeg、zPos、zNeg、reset分别与电动机控制信号输出接口P3的1～5脚相连，FPGA芯片U1的输出引脚MSEL0、MSEL1、nCE同时接地。