[实用新型]基于FPGA的多功能硬件插补器

说明书

技术领域

本实用新型涉及一种数控装置，尤其是一种硬件插补器，具体地说是一种基于FPGA的多功能硬件插补器。

背景技术

目前，插补模块是整个数控系统中一个极其重要的功能模块之一，其运算速度将直接影响系统的速度、精度以及加工能力等。对于目前常见的利用纯软件实现的插补器来说，执行控制程序需要一定的时间，相对一定运行频率的微处理器而言，速度的提高不是无限制的。随着超高速数控加工技术的发展，采用全软件方法实现插补功能，其速度和加工效率将无法得到进一步提高。而目前在行业内新出现的硬件插补器则只能实现单一算法，无法适应不同加工场合的需求。

发明内容

本实用新型的目的是针对现有的软件插补器速度慢、可靠性差，硬件插补器功能单一，适用场合少的缺点，设计一种提高处理速度，增加适用面的基于FPGA的多功能硬件插补器。

本实用新型的技术方案是：

一种基于FPGA的多功能硬件插补器，其特征是它主要由FPGA(FieldProgrammable Gate Array，现场可编程门阵列)芯片U1、FPGA程序配置电路U2、键盘输入电路U3、+3.3V直流电源产生电路U4、晶体振荡电路U5、电动机控制信号输出接口P3组成，直流电源产生电路U4的输入与电源输入接口P2对应的引脚相连，其输出分别接FPGA芯片U1和信号配置电路U2的+3.3V电源输入端，FPGA程序配置电路U2、键盘输入电路U3、晶体振荡电路U5和电动机控制信号输出接口P3的输入输出端分号与FPGA芯片U1对应的输入输出端相连。

所述的FPGA芯片由相互独立的五个电路模块组成，这五个电路模块分别是：逐点比较法直线插补模块、逐点比较法圆弧插补模块、DDA法直线插补模块、DDA法圆弧插补模块和插补算法选择模块。

所述的FPGA程序配置电路U2的输出端DATA、DCLK、nINIT_CONF、nCS、OE分别与FPGA芯片U1的DATA、DCLK、nCONFIG、CONF_DONE、nSTATUS引脚相连，同时，所述5个引脚分别通过1KΩ电阻与+3.3V直流电源产生电路U4对应的输出端相连；FPGA程序配置电路U2的输入端TMS、TCK、TDI、TDO分别与JTAG(Joint Text Action Group，联合测试行动小组)接口P1的2、4、6、10引脚相连。

所述的FPGA芯片U1的输出引脚xPos、xNeg、zPos、zNeg、reset分别与电动机控制信号输出接口P3的1～5脚相连，FPGA芯片U1的输出引脚MSEL0、MSEL1、nCE同时接地。

本实用新型的有益效果：

本实用新型的插补器具有速度快，可靠性高，功能齐全，应用面广的优点。

附图说明

图1是本实用新型的电原理图。

图2是本实用新型的FPGA芯片内部电路原理示意图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的说明。

如图1、2所示。

一种基于FPGA的多功能硬件插补器，它主要由FPGA芯片U1、FPGA程序配置电路U2、键盘输入电路U3、+3.3V直流电源产生电路U4、晶体振荡电路U5、电动机控制信号输出接口P3组成，直流电源产生电路U4的输入与电源输入接口P2对应的引脚相连，其输出分别接FPGA芯片U1和信号配置电路U2的+3.3V电源输入端，FPGA程序配置电路U2、键盘输入电路U3、晶体振荡电路U5和电动机控制信号输出接口P3的输入输出端分号与FPGA芯片U1对应的输入输出端相连。

其中：

FPGA程序配置电路U2的输出端DATA、DCLK、nINIT_CONF、nCS、OE分别与FPGA芯片U1的DATA、DCLK、nCONFIG、CONF_DONE、nSTATUS引脚相连。同时，所述5个引脚分别通过1KΩ电阻与+3.3V电源相连。

FPGA程序配置电路U2的输入端TMS、TCK、TDI、TDO分别与JTAG接口P1的2、4、6、10引脚相连。

键盘输入电路U3的输出端Key1～Key9分别与FPGA芯片U1的Keyin1～Keyin9相连。

25MHz晶体振荡电路U5的1脚与FPGA芯片U1的CLK引脚相连。

FPGA芯片U1的输出引脚xPos、xNeg、zPos、zNeg、reset分别与电动机控制信号输出接口P3的1～5脚相连。MSEL0、MSEL1、nCE引脚接地。