[发明专利]用于MOSFET栅极电极接合衬垫的结构和方法

权利要求书

1.一种集成电路，包括：

衬底；

第一栅极电极，在所述衬底之上；

第二栅极电极，在所述衬底之上；以及

接合衬垫，包括一对凸缘端部覆盖所述第二栅极电极，

其中所述第二栅极电极的结构与所述接合衬垫的结构是不连续的。

2.根据权利要求1的集成电路，还包括：

掩埋氧化物(BOX)层，在所述衬底之上；

绝缘体上硅(SOI)层，在所述BOX层之上；以及

浅沟槽隔离(STI)区域，在所述BOX层之上，

其中所述第一栅极电极在所述SOI层上，以及

其中所述第二栅极电极在所述STI区域上。

3.根据权利要求1的集成电路，其中所述接合衬垫的宽度大于所述第二栅极电极的宽度。

4.根据权利要求2的集成电路，还包括：

外延生长区域，在所述第一栅极电极的相对的侧上；

侧壁间隔物，邻近并在所述第一栅极电极的相对的侧上；

栅极介质层，在所述SOI层与所述第一栅极电极之间；

自对准硅化物区域，在所述第一栅极电极和所述外延生长区域上；

互连接触，被连接到所述自对准硅化物区域；

介质衬里，在所述第一栅极电极、所述侧壁间隔物、所述自对准硅化物区域以及所述STI区域之上；以及

层间介质层，在所述介质衬里之上。

5.根据权利要求2的集成电路，还包括：

凸起的源极和漏极区域，在所述第一栅极电极的相对的侧上；

侧壁间隔物，邻近并在所述第一栅极电极的相对的侧上；

栅极介质层，在所述SOI层与所述第一栅极电极之间；

自对准硅化物区域，在所述第一栅极电极和所述凸起的源极和漏极区域上；

互连接触，被连接到所述自对准硅化物区域；

介质衬里，在所述第一栅极电极、所述侧壁间隔物、所述自对准硅化物区域、以及所述STI区域之上；以及

层间介质层，在所述介质衬里之上。

6.根据权利要求2的集成电路，还包括：

栅极介质层，在所述STI区域与所述第二栅极电极之间；

侧壁间隔物，邻近并在所述第二栅极电极的相对的侧上，其中所述侧壁间隔物接触所述接合衬垫；

自对准硅化物区域，在所述接合衬垫上；

互连接触，被连接到所述自对准硅化物区域；

介质衬里，在所述侧壁间隔物、所述自对准硅化物区域以及所述STI区域之上；以及

层间介质层，在所述介质衬里之上。

7.根据权利要求1的集成电路，其中所述接合衬垫包括外延生长材料。

8.根据权利要求1的集成电路，其中所述接合衬垫的上表面高于所述第一栅极电极的上表面。

9.一种微电子器件，包括：

衬底；

第一栅极电极，在所述衬底之上；

第二栅极电极，在所述衬底之上；以及

接合衬垫，包括一对凸缘端部覆盖所述第二栅极电极，

其中所述第二栅极电极的结构与所述接合衬垫的结构是不连续的，

其中所述接合衬垫的宽度大于所述第二栅极电极的宽度，以及

其中所述接合衬垫的上表面高于所述第一栅极电极的上表面。

10.根据权利要求9的微电子器件，还包括：

掩埋氧化物(BOX)层，在所述衬底之上；

绝缘体上硅(SOI)层，在所述BOX层之上；以及

浅沟槽隔离(STI)区域，在所述BOX层之上，

其中所述第一栅极电极在所述SOI层上，以及

其中所述第二栅极电极在所述STI区域上。