[发明专利]包括沟槽电容器和沟槽电阻器的半导体结构

权利要求书

1.一种半导体结构，包括位于单个衬底(10)中的沟槽电容器和沟槽电阻器，其中用于所述沟槽电容器的电容器沟槽比用于所述沟槽电阻器的电阻器沟槽具有更窄的线宽尺寸，且其中：

所述沟槽电容器包括填充所述电容器沟槽的导体材料(18c)；和

所述沟槽电阻器包括：

所述导体材料(18a、18b)，位于所述电阻器沟槽的外围，且不接触在电阻器沟槽的底部暴露的电阻器的导体区；和

电阻材料(20)，位于所述电阻器沟槽的中心，且接触在电阻器沟槽的底部暴露的电阻器的导体区。

2.如权利要求1所述的结构，其中所述单个衬底(10)包括单个半导体衬底。

3.如权利要求1所述的结构，其中：

所述导体材料(18a、18b)包括多晶硅导体材料；和

所述电阻材料包括多晶硅电阻材料。

4.如权利要求3所述的结构，其中所述多晶硅导体材料具有比所述多晶硅电阻材料高的掺杂水平。

5.一种半导体结构，包括：

衬底(10)，包括位于其中的电容器沟槽和电阻器沟槽，所述电容器沟槽和所述电阻器沟槽中的每个包括位于其侧壁和底部的至少之一中的导体区域(14b、14a)；

电介质材料层(16c、16a、16b)，完全覆盖所述电容器沟槽中的所述导体区域(14b)，但不完全覆盖所述电阻器沟槽(RT)中的所述导体区域(14a)；

导体材料层(18c、18a、18b)，位于所述电介质材料层(16c、16a、16b)上方以及完全填充所述电容器沟槽，但不完全填充所述电阻器沟槽且不接触其中的所述导体区域(14a)；和

电阻材料层(20)，定位为填充所述电阻器沟槽并且接触其中的所述导体区域(14a)。

6.如权利要求5所述的结构，其中所述电容器沟槽比所述电阻器沟槽具有更窄的线宽。

7.如权利要求5所述的结构，其中所述电阻材料层(20)接触所述电阻器沟槽中的导体材料层(18a、18b)。

8.如权利要求5所述的结构，其中所述电阻材料层(20)不接触所述电阻器沟槽中的所述导体材料层(18a、18b)。

9.如权利要求5所述的结构，还包括第二电介质材料层(19a、19b)，其插置在所述电阻器沟槽中的所述导体材料层(18a、18b)和所述电阻材料层(20)之间并且使所述电阻器沟槽中的导体材料层(18a、18b)与所述电阻材料层(20)隔离。

10.如权利要求5所述的结构，其中包括所述电容器沟槽的所述导体区域(14b)接触包括所述电阻器沟槽的所述导体区域(14a)。

11.如权利要求5所述的结构，还包括附加的分离导体区域(14e)，其定位为将包括所述电容器沟槽的所述导体区域(14b)与包括所述电阻器沟槽的所述导体区域(14a)连接。

12.一种用于制造半导体结构的方法，包括：

在衬底(10)中形成电容器沟槽和电阻器沟槽，所述电容器沟槽和所述电阻器沟槽中的每个包括位于其侧壁和底部的至少之一中的导体区域(14b、14a)；

形成电介质材料层(16c、16a、16b)以完全覆盖所述电容器沟槽中的所述导体区域(14b)但不完全覆盖所述电阻器沟槽中的所述导体区域(14a)；

形成导体材料层(18c、18a、18b)，其位于所述电介质材料层(16c、16a、16b)上以及完全填充所述电容器沟槽，但不完全填充所述电阻器沟槽且保留被暴露并不接触其中的所述导体区域(14a)；和

形成电阻材料层(20)以填充所述电阻器沟槽并且接触其中的所述导体区域(14a)。

13.如权利要求12所述的方法，其中在所述衬底(10)中形成所述电容器沟槽和所述电阻器沟槽的所述步骤包括在所述衬底(10)中形成具有比所述电阻器沟槽更窄线宽的所述电容器沟槽。