[发明专利]包括沟槽电容器和沟槽电阻器的半导体结构

说明书

技术领域

本发明总体涉及半导体结构内的电容器和电阻器。更具体地，本发明涉及在半导体结构内高效制造的电容器和电阻器。

背景技术

除了使用晶体管和二极管作为半导体电路内的有源器件之外，通常也使用电容器结合电阻器作为半导体电路内的无源器件。在某些情况下，电容器结合电阻器可以用于提供谐振电路。此外，在“芯片上系统(system-on-chip)”电路中也通常使用电容器和电阻器的组合，该“芯片上系统”电路通过在单个半导体衬底上集成模拟器件、数字器件和无源器件而得到。

虽然在芯片上系统和应用的情形中使用电容器结合电阻器的半导体电路的设计和开发是常见的，与其他半导体电路一致，它们也受到在提高或保持器件性能水平的同时对缩小器件和结构尺寸的持续需要的影响。为此，例如电容器和电阻器的无源器件通常在深沟槽电容器和深沟槽电阻器的情形中实施。深沟槽电容器和深沟槽电阻器的特征是在例如半导体衬底的衬底上投影的区域尺寸为约100至约200纳米(nm)。在例如半导体衬底的衬底中它们还具有约5至约10微米的深度。

在美国专利No.5352923中，Boyd等教导了在集成电路中的沟槽电阻器以及制造该沟槽电阻器的方法。在该’923专利中披露的沟槽电阻器和方法采用了在一对接触部分处的线宽大于在中心部分的线宽的电阻器沟槽，该电阻器沟槽将该对接触部分分离开。

在美国专利No.6528383中，Chakravarti等教导了包括深沟槽电容器和深沟槽电阻器的半导体结构及其制造方法。用于深沟槽电容器和深沟槽电阻器的一对深沟槽在单个半导体衬底中被同时蚀刻。

由于半导体器件性能需求注定提高，而半导体器件和结构尺寸也注定缩小，所以提供尺寸缩小、性能提高的半导体器件和结构的需求将持续存在。

发明内容

本发明提供了在单个衬底上包括沟槽电容器结合沟槽电阻器的一对结构及所述结构之一的制造方法。在该结构之一中，用于沟槽电容器的电容器沟槽具有比用于沟槽电阻器的沟槽更小的线宽尺寸。在其它结构和方法中，沟槽电阻器包括：(1)导体材料层，不接触包括电阻器沟槽的导体区域；和(2)电阻材料层，不接触包括电阻器沟槽的导体区域。

发明的结构典型地为半导体结构，尽管前述结构和方法不必须产生半导体结构(即，该结构和方法可使用除半导体衬底之外的衬底)。

依照本发明的第一结构包括位于单个衬底中的沟槽电容器和沟槽电阻器。用于沟槽电容器的电容器沟槽具有比用于沟槽电阻器的沟槽更小的线宽尺寸。

依照本发明的第二结构包括衬底，该衬底包括位于其中的电容器沟槽和电阻器沟槽。电容器沟槽和电阻器沟槽中的每个还包括位于其侧壁和底部的至少之一中的导体区域。该结构还包括电介质材料层，其完全覆盖电容器沟槽中的导体区域，但不完全覆盖电阻器沟槽中的导体区域。该结构还包括位于电介质材料层上方的导体材料层，其完全填充电容器沟槽但不完全填充电阻器沟槽并且不接触其中的导体区域。最后，该结构包括电阻材料层，定位为填充电阻器沟槽并且接触其中的导体区域。

依照本发明的方法用于在衬底中形成电容器沟槽和电阻器沟槽。电容器沟槽和电阻器沟槽中的每个包括位于其侧壁和底部的至少之一中的导体区域。该方法还用于形成电介质材料层以完全覆盖电容器沟槽中的导体区域但不完全覆盖电阻器沟槽中的导体区域。该方法还用于形成位于电介质材料层上的导体材料层并且完全填充电容器沟槽但不完全填充电阻器沟槽以及留下被暴露且不接触其中的导体区域。最后，该方法用于形成电阻材料层以填充电阻器沟槽且接触其中的导体区域。

附图说明

本发明的目的、特征和优点在具体实施方式的上下文中得到理解，如下文所述。具体实施方式在形成此公开的实质部分的附图的情况中得到理解，附图中：

图1至图4示出一系列示意截面图，其示出制造半导体结构的进展阶段的结果，该半导体结构包括根据本发明第一实施例的沟槽电容器和沟槽电阻器。

图5至图8示出一系列示意截面图，其示出制造半导体结构的进展阶段的结果，该半导体结构包括根据本发明第二实施例的沟槽电容器和沟槽电阻器。

图9至图11示出一系列示意截面图，其示出用于互连根据本发明第一实施例的沟槽电容器和沟槽电阻器的第一实施例的进展阶段。

图12至图14示出一系列示意截面图，其示出用于互连根据本发明第一实施例的沟槽电容器和沟槽电阻器互连的第二实施例的进展阶段。

图15至图16示出一对示意截面图，其示出用于互连根据本发明第一实施例的沟槽电容器和沟槽电阻器互连的第三实施例的进展阶段。