[发明专利]制造具有不同高度接触线的高密度MOSFET电路的结构和方法

说明书

技术领域

这里的实施例给出一种制作具有不同高度接触线的高密度MOSFET电 路的结构、方法等。

背景技术

金属氧化物半导体场效应晶体管(MOSFET)是特殊类型的场效应晶体 管(FET)，FET通过电改变沟道中的电压控制沿沟道的载流子(电子或者 空穴)流来工作。电荷载流子在源极进入沟道，并且经由漏极离开。在沟道 中的电荷载流子流由电极上或者栅极上的电压控制，该电极或栅极物理的位 于源极和漏极之间且通过金属氧化物的极薄层与沟道绝缘。

MOSFET可以两种方式运行。第一种方式称为耗尽模式。当栅极上没有 电压时，沟道呈现最大电导。当栅极上的电压增加(或正或负，取决于沟道 由P型半导体材料还是N型半导体材料制成)时，沟道导电率降低。第二种 MOSFET可以运行方式被称为增强模式。当栅极上没有电压时，实际上没有 导电性沟道，并且器件不导电。导电性沟道通过向栅极施加电压产生。栅极 电压越大，器件导电越好。

MOSFET具有优于传统结FET或JFET的某些优点。因为栅极与沟道电 绝缘，所以不论栅极电压如何(只要栅极电压不变得那么大以致于引起金属 氧化物层的物理击穿)，没有/小电流在栅极和沟道间流动。这样，MOSFET 具有几乎无限大的阻抗。这使得MOSFET电路用于功率放大器。该器件也 很适合于高速开关应用。一些集成电路(IC)包含微小的MOSFET电路并 且被用在如计算机或者服务器的高性能IC中。

尽管MOSFET的优点，但是由于半导体器件急剧的缩放，MOSFET电 路易于阻塞源极和漏极。具体地，MOSFET的源区和漏区日益变小，这会导 致由隔离物引起的源极和漏极的阻塞。隔离物是MOSFET电路的必需部分， 其功能是隔离栅极接触和源极及漏极接触。此外，隔离物也钝化栅叠层的侧 壁。然而，隔离物不是总有用并且在一些情况下具有缺点。例如，栅叠层经 常用作连接不同器件的接触线。接触线上的隔离物可以增加形成接触线和需 要连接的器件之间的接触的难度。而且，这些不期望的隔离物占用空间并且 从而降低IC的密度。这便增加了制作IC的成本。因而，明显的是存在制作 具有不同高度接触线的高密度MOSFET的结构、方法等的需要，其中避免 接触区域的隔离物阻塞。在这种情况下，可以避免不期望的隔离物以节省空 间或者降低IC设计的成本。

发明内容

这里的实施例给出制作具有不同高度接触线的高密度MOSFET电路的 结构、方法等。MOSFET电路包括接触线、邻近接触线的第一栅层和至少一 个位于第一栅层之上的后续栅层。接触线包括小于第一栅层和后续栅层的组 合高度的高度。MOSFET电路还包括邻近栅层的栅隔离物和邻近接触线的单 小接触线隔离物(或者可能没有接触线隔离物)。栅绝缘隔离物比接触线隔 离物更高且更厚。

制作MOSFET电路的方法包括通过形成第一栅层和在第一栅层之上形 成至少一后续栅层来形成栅极。而且，在形成第一栅层期间形成接触线，即， 接触线和第一栅层同时形成。具体地，栅极和接触线可以通过图案化接触线 和栅极的多晶硅层形成。然后，掺杂部分通过掺杂接触线到接触线的期望高 度而产生，其中随后刻蚀掺杂部分。

栅极和接触线可以通过在衬底之上沉积第一多晶硅层、在第一多晶硅层 之上沉积硅锗层和在硅锗层之上沉积第二多晶硅层交替形成。接下来，图案 化第一多晶硅层、硅锗层和第二多晶硅层以产生接触线叠层和栅叠层。随后， 保护栅叠层并且从接触线叠层去除第二多晶硅层和硅锗层。这样，接触线邻 近栅极形成，其中接触线比栅极短。

接下来，该方法形成邻近栅极的第一隔离物和邻近接触线的第二隔离 物，其中第二隔离物比第一隔离物更短且更薄。随后，通过保护第二隔离物 的保留隔离物、保护第一隔离物和刻蚀MOSFET电路从第二隔离物去除隔 离物之一。

因此，本发明的实施例提供制作具有不同高度接触线的高密度MOSFET 电路的结构和方法。具体地，较低的接触线用来减小隔离物的高度和厚度两 者。这减小了隔离物阻塞通路孔刻蚀的机会。因为多晶硅接触线上的隔离物 可以阻塞通路接触，所以通路接触可以与MOSFET电路的源/漏区分离。例 如，隔离物阻塞引起在静态随机存取存储器中的电路断路。当SRAM面积 持续收缩时，这个问题更严重。因此，本发明实施例的结构和方法提供了一 种易于集成到MOSFET制造的传统工艺中的解决方案。