[发明专利]具有可中断时钟的数据总线接口

说明书

技术领域

本发明涉及一种数据总线接口，具体涉及一种用于I2C总线或IC间总线的接口，在所述总线中，时钟信号是可中断的。

背景技术

诸如上述I2C总线的数据总线接口作为行业标准而为人所知，并且被大量使用。I2C总线被指定为异步数据总线，其中一条数据线和一条时钟线对于数据传输而言足够了。数据传输的开始和结束由数据和时钟线上的对应状态指示。利用时钟线上的每个相应的时钟周期来执行各个比特的数据传输，时钟速率是由发起该数据传输的设备指定的。因此，可能发生数据时钟与存在于接收器处的时钟不同步。因此，这种接口也被称为异步接口。

如今，通常利用集成设计工具来制造数字集成电路，并且从库中导入和连接用于不同功能的现有的块。由于这些设计工具是专门为实现同步逻辑而构思的，因此在已经建立的工具流程中不可能集成异步功能，例如上述异步数据接口。在因此而有必要的没有工具支持的实现中，对于异步数据接口自身以及连同该集成电路的剩余部分的定时可能出现问题。为了确保集成电路的安全操作——尽管有这些定时问题，需要相当大的设计工作量，这是不期望的。为了能够仍然使用异步数据接口，可以在库中获得利用同步架构来模拟异步数据接口的功能块。当接收到异步传送的数据时，通过以所述数据速率的倍数进行过采样来对时钟和数据线上的状态进行采样。然后，可以根据采样值的重复度(multiplicity)来确定异步信号。

在这样的同步集成电路中，多个元件利用系统时钟而各自被同时切换。所得到的电流产生在大频率范围上产生所谓的数字噪声，并且还增大电路的功耗，即使对应的电路部分没有被使用也是如此。

在集成电路中，特别是在必须处理低电平上的RF信号的那些电路中，理想的是避免其它信号对有用信号的任何干扰。这些其它信号也可以是集成电路操作所需的时钟信号。因此，通常仅将时钟信号施加到必须工作以执行该集成电路的功能的那些电路部分。常常出现的是：仅在接通之后或者在必须改变参数时，才经由接口来对电路进行寻址。该接口在多数时间内不需要是工作的。在该情况下，如果该接口没有被用于通信，则可以切断用于该接口的时钟。然而，必须采取特殊的预防措施以便能够检测到外部发起的连接建立，使得当该接口尚未准备好接收所传送的数据时，该数据的部分不丢失。

因此，理想的是提出一种电路，其仅在接口被实际用于通信时才提供该接口的操作所需的时钟。此外，理想的是该电路仅包括少数组件，因此能够在没有工具支持并且不经较大设计工作量的情况下被手工地实现。

发明内容

在权利要求1中提出的电路提供所希望的功能。在从属权利要求中指出有利的实施例和进一步的发展。

该数据总线接口包括时钟和数据线，其中，经由时钟和数据线上的状态的唯一组合来分别指示数据传输的开始和结束。此外，提供接口电路，其在接收模式中通过以数据速率的倍数进行扫描来确定时钟和数据线上的状态，并且输出所传送的数据。提供控制电路以检测数据传输的开始和结束，其中，在检测到数据传输的开始之后，该控制电路向接口电路施加所述接口电路的操作所需的时钟。在检测到数据传输的结束之后，该控制电路中断所述接口电路的操作所需的时钟。

所述控制电路优选地被设计为状态机，其对时钟和数据线上的状态做出反应而不需要时钟信号。

根据本发明的电路包括控制块和逻辑与门。根据控制块发出的控制信号，逻辑与门向所述接口电路传送该接口的操作所需的时钟。此外，将该接口的数据和时钟线提供给控制块。此外，可以向控制块提供时钟线和复位线。复位线用来将所述电路设置为规定状态。在操作期间，控制块连续地监控所述接口的数据和时钟线。当连接到该接口的外部设备指示该接口上的数据传输时，控制块将控制信号施加到逻辑与门，该逻辑与门由此将所述时钟——其也被施加到栅极——传送给接口电路。在数据传输终止之后，再次通过所述控制信号切断用于该接口电路的时钟。在根据本发明的电路的一个实施例中，控制块将控制信号传送给接口电路，该接口电路将执行该接口电路向规定状态的复位。所述控制信号可以是被提供给逻辑与门的同一信号。控制块确保在数据传输将花费的时间内向所述接口电路提供操作所需的时钟。在此情况下，控制块检测数据传输的开始和结束。接口电路只需接收和确认所传送的数据。