[发明专利]具有势垒的隧道晶体管

说明书

技术领域

本发明涉及隧道晶体管，特别是涉及根据权利要求1的隧道晶体管。

背景技术

随着金属氧化物半导体场效应(MOSFET)晶体管沟道长度缩小到纳米体系，短沟道效应变得越来越显著。因此，纳米尺度的MOSFET要求有效的栅极控制以获得好的器件性能。由于这个原因，开发出允多栅级的硅纳米线、“全包围栅极”或“环绕”式栅极晶体管。

已开发出垂直外延的半导电性纳米线器件作为将来可能的晶体管器件候选物。在考查过的许多器件中，“环绕”式栅极器件被广泛地研究。这种器件配置有包围纳米线的环形栅电极，用以控制纳米线内部的电性能。

采用器液固(VLS)技术可以生长多种多样半导体材料(SiGe、ZnO、GaAs、InAs等等)的单晶纳米线。

VLS技术也允许生长纵向异质结构的纳米线(LOHN)。LOHN结构包括至少一段与至少另一段成分不同的材料相邻的结晶材料，在它们之间形成结。LOHN结构不只限于包括两个相邻段，而是可包括多种成分不同的材料。采用“成分不同”这个术语，包含了下面的可能性：

a)具有不同化学成分(不管是本征的还是掺杂的)的材料，和

b)具有不同的结晶方向，例如同一材料但具有不同的结晶方向。

当从纵向观察时，纳米线异质结构可以包括成分不同的材料，例如也许是不同材料的交替的或周期的段，或者是多个分段的纳米线，其中至少两段包括不同的材料。

但是，具有纳米尺度的器件具有若干明显的缺点。特别是：

1.在有源区掺杂的杂质起伏预期较大并且是不可避免的。

2.器件的跨导依赖于栅极的长度。在纳米线的场效应晶体管器件中， 用难度很大的技术才能制造出很小的栅极长度。

较少依赖于掺杂浓度和沟道长度的横向MOSFET器件概念在1992年就已被提出并由R.Hattori，A.Nakae和J.Shirafuji在Jpn.J.App.Phys(vol.31，P.L1467，1992)中作了描述。这种器件使用的是金属源区和漏区。这些区之间的肖特基势垒能通过施加在栅电极上的栅极电压进行调制。

尽管已有了各种进展，但仍然需要改良的晶体管。

发明内容

本发明提出了一种晶体管，包括源极和漏极以及位于所述源极和漏极之间的势垒区。势垒区通过半导体材料的本征或低掺杂区与源极和漏极隔离。在势垒区和本征或低掺杂区界面处形成势垒(势垒)。将栅电极设置在势垒的近处，以便通过向栅电极施加适当电压对势垒的有效高度和/或宽度进行调制。

根据本发明，势垒区可以是高掺杂半导体材料。势垒区的材料必须有所选择以使其对邻近的低掺杂或本征半导体形成窄势垒。这类材料的例子是各种金属材料和具有适当电子亲合力的高掺杂半导体区以确保晶体管正常操作。

在本发明晶体管的一个实际实施例中，形成势垒区的半导体材料是砷化铟，而相邻的本征或低掺杂区则由硅或砷化镓制成。

在另一实施例中，势垒区由金属制成。在此情况下，势垒区界面处的势垒通常称为肖特基势垒。

在一个优选实施例中，晶体管实现为能在半导体衬底上生长的纳米线。

在本发明一个有利的改进中，纳米线具有形成晶体管的源极和漏极的高掺杂端部。

在本发明晶体管的一个实际实施例中，纳米线的外表面用绝缘层覆盖。在这种情况下，最好是在绝缘层的顶部上沉积形成栅电极的金属层。在特定的实施例中，绝缘层是介电层或宽带隙半导体，形成对于栅电极极的肖特基势垒。在一个特定的实施例中，形成对栅电极的肖特基势垒的宽带隙半导体包含δ掺杂层。

附图说明

在阅读了下面结合附图所做的描述后，对本发明将会有更好的了解，并且本发明的其他特点和优点也将变得明显。类似的或相应的元件用相同的参考数字表示。图中：

图1示出现有技术已知的横向肖特基源-漏MOSFET晶体管结构的示意图；

图2a至2c示出图1所示晶体管在不同偏压下的电子能带结构；

图3a至3d示出已知的肖特基MOSFET晶体管向根据本发明的晶体管结构的演变过程的示意图；

图4示出根据本发明的纳米线晶体管结构和它的能带结构的示意图；和

图5a至5h示出制造根据本发明的纳米线晶体管结构的工艺步骤序列。

具体实施方式