[发明专利]包括半导体不兼容材料的集成电路的制造

说明书

技术领域

本发明涉及制造集成电路的领域。具体地，本发明涉及制造包括由半导体不兼容材料形成的电子元件的集成电路领域。这种材料是对于在集成电路上形成半导体元件的其他工艺步骤表现为潜在污染源的材料。本发明进一步涉及通过上述制造方法制造的电路元件和电路。

背景技术

为了制造包括比如铁电电容器之类的可靠的集成电子电路，众所周知要密封铁电材料，以避免包括铁电电容器的电子产品的寿命周期中铁电材料的劣化。

文献US 6,344,363 B1公开了一种在底层衬底的主表面上形成铁电薄膜的方法。通过使用高密度等离子体气相沉积，沉积绝缘保护薄膜，以使其覆盖铁电薄膜。沉积的保护薄膜能防止铁电薄膜劣化。

文献US 2005/0205906 A1公开了在半导体器件中保护铁电电容器避免氢扩散的方法。因此，在铁电电容器上形成氮化的氧化铝，并且在氮化的氧化铝上形成一个或多个的氮化硅层。在铁电电容器上也配置其中形成有氧化铝的氢阻挡层，并且在氧化铝上形成有两个或多个的氮化硅层，其中第二氮化硅层包括低硅氢(silicon-hydrogen)SiN材料。

需要一种在集成电路上形成铁电电容器的改进的制造方法。

发明内容

这个需要可以通过一种如权利要求1提出的制造集成电路元件的方法而满足。根据本发明的第一个方面，制造一种包括半导体电子元件和非半导体电子元件的集成电路元件。所述制造方法包括以下步骤：(a)在衬底上形成半导体不兼容材料层，(b)使用密封材料密封半导体不兼容材料，和(c)进一步处理集成电路，其中形成接触电极以接触包括半导体不兼容材料的元件。

在本文中，半导体不兼容材料是半导体形成工艺中表现为可能污染源的材料，通过这些工艺，将比如二极管、晶体管之类的半导体元件形成在衬底上。

半导体不兼容材料能直接或间接地形成在衬底上。在本文中，间接形成意味着在衬底和半导体不兼容材料之间配置中间层。

密封能消除对集成电路其他部分的污染，所述污染来自半导体不兼容材料。为了提供集成电路制造工艺中的最大可靠性，应尽早执行密封以减少污染集成电路的其他部分或元件的风险。

半导体不兼容材料的封闭密封能够提供将新型材料应用于未来的半导体制造工艺中的可能性。因此，将可能使用那些根据工艺现状所不允许使用的材料，因为这些材料对工艺环境的有害污染的可能性很高。

半导体不兼容材料的早期密封具有这样的益处，即与半导体不兼容材料相接触的工艺设备仅限于几个装置。因此，描述的方法兼容并适用于制造双极型晶体管、双极型金属氧化物半导体(BiMOS)和金属氧化物半导体(MOS)集成电路等众所周知的工艺。这提供了这样的益处，即不需对已知的制造方法进行大的改变即可使用描述的制造方法。

描述的制造方法的另一益处是可能在不同地点，即不同半导体工厂中执行该方法。因此，可以通过在不同的工厂中可选地制造集成电路元件的灵活的方式执行集成电路的制造，以获得高的工厂使用率，以及由之而来的高制造效率。

根据权利要求2提出的本发明的实施例，衬底上的半导体不兼容材料层的形成步骤包括以下步骤：(b1)在衬底上形成第一金属层；和(b2)在所述第一金属层上形成半导体不兼容材料。由于半导体不兼容材料形成在所述第一金属层上，密封同时封闭了半导体不兼容材料和第一金属层。这具有这样的益处，即可配置用于半导体不兼容材料的下部接触或下部电极。优选地，所述第一金属层可由铂或铝形成。

根据权利要求3提出的本发明的另一实施例，在衬底上形成半导体不兼容材料层的步骤进一步包括步骤(b3)在半导体不兼容材料的顶部形成第二金属层。换言之，在完成密封半导体不兼容材料的步骤之前，执行半导体不兼容材料的顶部上的第二层的形成。这意味着，第二金属层也和第一金属层及半导体不兼容材料一起被密封。

也将第二金属层密封可提供这样的益处，即可配置用于半导体不兼容材料的上部接触或上部电极。优选地，第二金属层也由铂或铝形成。

根据权利要求4提出的本发明的又一实施例，所述方法包括另一步骤，其中部分去除半导体不兼容材料使得至少一个隔离岛状物剩余在衬底上。原则上，可以使用每个单独的岛状物以构建包括半导体不兼容材料的元件。由于密封，由半导体材料形成其他元件的工艺不会受到影响。如果密封表现为产生自半导体不兼容材料的颗粒的封闭阻挡层，这尤其成立。

根据集成电路的类型，可以单独执行半导体不兼容材料的去除，或将半导体不兼容材料和第二金属层一起去除，或将半导体不兼容材料和两个金属层一起去除。