[发明专利]微处理器中的紧缩加减运算

说明书

技术领域

本发明大体涉及计算机处理硬件中的指令处理和算术运算的执行，且涉及用于改进此类运算的执行效率的对此类处理硬件的特定修改。本发明更明确地说涉及尤其用于快速傅里叶变换和相关变换的实施中的蝶式运算。

背景技术

如今多种应用(从音频和视频信号处理及多媒体压缩到汽车碰撞检测)在其算法中使用信号的离散变换。此类离散变换包含(例如)离散余弦变换和离散傅里叶变换，其通常需要以超过每秒几十兆位的数据速率实时执行，这不仅需要高时钟速率和快速处理器，而且还需要此类处理器进行的变换计算和数据处理的高效。离散变换运算通常可通过使用快速傅里叶变换(FFT)来有效地计算，所述FFT具有两个基本“特点”，即时间抽取(库利-图基(Cooley-Tukey))和频率抽取(桑德-图基(Sande-Tukey))。FFT的两个特点均包含所谓的“蝶式”计算作为基本计算元素。蝶式计算还用于其它变换(例如，沃尔什-哈德玛(Walsh-Hadamard))中和维特比(Viterbi)编码/解码算法中。因此，处理硬件中蝶式计算的有效执行在许多应用中具有重要价值。

基本蝶式计算涉及复式运算数的实和虚分量的加法和减法两者。举例来说，在时间抽取FFT变体中，用于对复值a、b、ci、A和B执行一个蝶式运算的代表性伪码给定如下，其中Re()和Im()表示复值的各自实和虚分量：

Re(tmp):＝Re(b)Re(ci)-Im(b)Im(ci)；

Im(tmp):＝Re(b)Im(ci)+Im(b)Re(ci)；

Re(A):＝Re(a)+Re(tmp)；

Re(B):＝Re(a)-Re(tmp)；

Im(A):＝Im(a)+Im(tmp)；

Im(B):＝Im(a)-Im(tmp)；

根据此计算，我们可以看到，对同一输入运算数发生加法和减法运算两次。

如果计算中使用的定点运算数的精确度是微处理器的字长度的一半，且如果微处理器的ALU支持用于对紧缩半字操作的单指令多数据(SIMD)指令，那么微处理器可能用于在一个运算中执行加法和减法两者。举例来说，由ARM有限公司(在英国设立)提供的ARM11处理器具有可对紧缩数据同时执行半字加法和减法的指令。因此，指令SADDSUBX Rd、Rn、Rm和UADDSUBX Rd、Rn、Rm实行以下的各自有符号和无符号型式：

Rd[31:16]:＝Rn[31:16]+Rm[15:0]以及

Rd[15:0]:＝Rn[15:0]-Rm[31:16]。

同样，指令SSUBADDX Rd、Rn、Rm和USUBADDX Rd、Rn、Rm实行以下的各自有符号和无符号型式：

Rd[31:16]:＝Rn[31:16]-Rm[15:0]以及

Rd[15:0]:＝Rn[15:0]+Rm[31:16]。

然而，这些指令无法执行蝶式运算的加减运算，除非两个半字运算数被紧缩在同一寄存器中，这需要额外处理。

第2004/0078404号美国专利申请公开案(Macy等人)描述一种处理器，其(尤其)可对第一运算数的四个紧缩数据元素(x3、x2、x1、x0)和第二运算数的四个紧缩数据元素(y3、y2、y1、y0)执行水平或内部加减运算，以产生包括四个紧缩数据元素(y2+y3、y1-y0、x2+x3、x1-x0)或者(y2-y3、y1+y0、x2-x3、x1+x0)的结果，以便使得可有效计算8点时间抽取沃尔什-哈德玛变换。还建议快速傅里叶变换的计算与SIMD乘法运算组合。

第6,754,687号美国专利(Kurak、Jr等人)描述一种用于对二维数据矩阵有效计算反向离散余弦变换的处理系统。所述计算包含执行蝶式(BFLYS)指令，所述指令由对四个半字数据(四个紧缩16位运算数)或双字数据(两个32位运算数)的独立加法和减法运算组成。

发明内容

本发明提供一种执行紧缩半字加法和减法运算的方法，其中我们可指定使用哪些半字作为运算数，即使当其存储在不同源寄存器中时也如此。半字运算数可位于寄存器的顶部或底部部分或其它可寻址存储位置中。各自的和与差结果紧缩到指定目的地寄存器的各自顶部和底部部分中。加法和减法两者并行实行。还可提供具有对所述和与差结果的等分和有符号或无符号饱和修改的半字加法与减法运算。