[发明专利]用于测试用于具有可独立寻址的子单元的数据存储装置的数据导引逻辑的方法和设备

说明书

技术领域

本发明大体涉及处理器的领域，且明确地说涉及一种测试存储器阵列接口中的数据导引逻辑的方法。 

背景技术

微处理器在多种多样的应用中执行计算操作。处理器可充当例如服务器或台式计算机的固定计算系统中的中央或主处理单元。高执行速度通常对于此类台式处理器是合乎需要的。另外，处理器日益部署在例如膝上型计算机和个人数字助理(PDA)等移动计算机中，且部署在例如移动电话、全球定位系统(GPS)接收器、便携式电子邮件客户端等嵌入式应用中。在此类移动应用中，除了高执行速度外，低功率消耗和小尺寸通常也被认为是合乎需要的。 

通常，计算机程序被写入，似乎执行所述计算机程序的计算机具有非常大量(理想地是无限量)的快速存储器。常见的现代处理器通过使用存储器类型的层级来模拟所述理想状况，每一存储器类型具有不同速度和成本特性。层级中的存储器类型从顶级的非常快且非常昂贵到较低级中的渐慢但较经济的存储装置类型变化。一种常见的处理器存储器层级可包括顶层处的处理器中的寄存器(门)；后面是一个或一个以上芯片上高速缓冲存储器(SRAM)；可能的芯片外高速缓冲存储器(SRAM)；主存储器(DRAM)；磁盘存储装置(具有电动机械存取的磁性媒体)；以及最低层处的带或CD(磁性或光学媒体)。常见的便携式电子装置具有有限的(如果有的话)磁盘存储空间，且因此大小通常有限的主存储器是存储器层级中的最低层。 

高速芯片上寄存器构成处理器存储器层级的顶层。离散寄存器和/或锁存器用作指令执行管线中的存储元件。常见的RISC指令集结构包含一组供处理器用于存储多种多样的数据的通用寄存器(GPR)，所述多种多样的数据例如是指令操作码、地址或地址偏移量、运算数以及算术和逻辑运算的中间和最终结果等。 

在一些处理器中，逻辑GPR直接对应于物理存储元件。在其它处理器中，使用重命 名或动态地将每一逻辑GPR识别符指派给较大组的存储位置或物理寄存器中的一者的寄存器。在任一情况下，由逻辑GPR识别符存取的存储元件可实施为存储器阵列内的离散寄存器或实施为存储位置(或存储位置的可独立寻址的子单元)。 

测试是IC制造的一个重要部分。测试存储器阵列尤其容易出现问题。通常用于测试随机逻辑的自动测试模式产生(ATPG)方法包括将激励模式扫描到一组扫描链寄存器或锁存器中，施加所述模式以激发随机逻辑，将结果俘获在另一组扫描链寄存器或锁存器中，以及将所俘获的结果扫描出以与预期值进行比较。无法使用ATPG技术来有效地测试存储器阵列，因为数据不流经存储器以用于后续俘获和比较，而是被存储和检索。 

一些处理器通过功能测试来测试存储器阵列，其中在处理器管线中执行代码以将测试模式写入到阵列(例如，写入到逻辑GPR)，接着读取值并与预期值进行比较。功能测试耗费时间且效率低下，因为在执行测试之前必须将处理器初始化，并将测试代码载入到高速缓冲存储器中。另外，从被测试的存储器位置处将管线内的控制和观察点移除很远，且可能难以将揭露的故障与介入电路隔离。 

因此，一些具有嵌入式存储器阵列的处理器包含在测试模式期间激发存储器阵列的内置自测(BIST)电路。常规BIST控制器将数据模式写入到存储器阵列，读取数据模式，并将所读取的数据与预期数据进行比较。在工作模式中，BIST控制器非现役，且存储器阵列由处理器控制电路控制。在一些BIST系统中，不测试存储器阵列周围的I/O电路，例如将写入到阵列的数据和从阵列读取的数据对准到结构上界定的总线对准位置的数据导引逻辑。 

发明内容

在一个或一个以上实施例中，通过提供用于存储器阵列存储位置的每一独立可寻址子单元的数据总线通道来测试存储器阵列的I/O中的读取和写入数据导引逻辑。每一总线通道连接到计算机的数据输入。BIST控制器通过所述写入导引逻辑将测试模式写入到所述存储器，且并行读取所述测试模式以测试所述写入导引逻辑。所述BIST控制器并行地将测试模式写入到所述存储器，并通过所述读取导引逻辑读取所述测试模式以测试所述读取导引逻辑。在这两种情况下，专用于每一总线通道的单独比较器检验子单元数据在所述数据总线通道与存储器存储位置子单元之间适当移位。所述比较器在正常操作期间被有效停用以防止逻辑门切换。