[发明专利]硅化的非易失存储器及其制造方法

说明书

技术领域

本公开一般涉及一种存储器器件，并且尤其是涉及一种硅化器件的选择和控制栅极的非易失存储器器件及方法。

背景技术

已经显示具有电介质的非易失存储器单晶体管存储单元能采用热载流子注入(HCI注入)，具有反向阱/源偏压的HCI注入，Fowler-Nordheim(FN)遂穿，或源侧注入(SSI)来以电子充电，所述电介质具有用为不连续电荷存储元件的嵌入式纳米团。HCI和SSI设计导致有效率的存储单元和快速地设计，但是SSI设计的设计电流比HCI设计的小10-100倍。当HCI设计能被在1-晶体管存储单元中实现时，SSI设计需要具有紧密地接近的两个栅极的存储单元，所述存储单元具有一个控制栅极和一个选择栅极。这种存储单元被公知为分离栅存储单元(split gate device)。存储单元设计时间是1-10μsec，但是用于嵌入在微控制器中的非易失存储器的读访问时间更快，为10-20nsec。由于非常快的读访问时间，在控制和选择栅极上的RC延迟的控制变得更重要。这对于可能没有以长距离连接到金属线路的栅极尤其真实。减小这种RC延迟的一个方式是通过不但硅化存储器器件的选择栅极部分并且也通过规划存储器器件的控制栅极部分。

因而，需要由此硅化控制栅极和选择栅极的存储器器件的形成方法。此外，需要用于将控制栅极硅化物从选择栅极硅化物分隔的方法。

发明内容

本发明提供了一种形成半导体器件的方法，所述方法包括：

提供半导体衬底；

在所述半导体衬底上方形成第一栅电极，其中所述第一栅电极包含硅并且具有第一部分和第二部分；

在所述半导体衬底上方并且横向邻近所述第一栅电极形成第二栅电极，其中所述第二栅电极包含硅；

在形成所述第一栅电极之后以及在形成所述第二栅电极之后，使所述第一栅电极凹进在所述第二栅电极之下，其中凹进包括移除所述第一栅电极的第一部分，并且保留所述第一栅电极的第二部分，其中所述第二部分位于所述第一部分之下；

在所述第一栅电极的第二部分的靠近所述第二栅电极侧的部分的上方形成侧壁间隔；

在所述第一栅电极的第二部分的其它部分的上方并且邻近所述侧壁间隔形成第一硅化物；以及

在所述第二栅电极上方形成第二硅化物，其中形成所述第一硅化物和形成所述第二硅化物同时进行。

本发明还提供了一种形成半导体器件的方法，所述方法包括：

提供半导体衬底；

在所述半导体衬底上方形成第一绝缘层；

在所述第一绝缘层上方形成第一栅电极；

在所述第一栅电极上方形成氮化物；

在所述半导体衬底上方形成第二绝缘层，其中所述第二绝缘层包括不连续的存储元件；

在所述第二绝缘层上方形成第二栅电极；

邻近所述第二栅电极形成第一侧壁间隔；

在形成所述第一栅电极之后以及在形成所述第二栅电极之后，使所述第一栅电极凹进在所述第二栅电极之下，其中在移除所述不连续的存储元件中的至少一个时出现凹进；

邻近所述第一栅电极形成第二侧壁间隔；

移除在所述第一栅电极上方的氮化物；

在移除所述氮化物之后在所述第一栅电极的靠近所述第二栅电极侧的部分的上方形成间隔，其中形成所述第一侧壁间隔、形成所述第二侧壁间隔以及形成间隔是同时形成的；

在所述第一栅电极的其它部分的上方并且邻近所述间隔形成第一硅化物；以及

在所述第二栅电极上方形成第二硅化物，其中当形成所述第一硅化物时形成所述第二硅化物。

附图说明

本发明通过实例的方式说明并且不被附图所限定，其中相同的标记表示相似的元件，以及其中：

图1是根据本公开的一个实施例的显示被用于包括浅沟槽隔离的存储器的部分的非易失存储器器件的截面图；

图2是根据本公开的实施例的具有选择栅氧化物的非易失存储器器件的截面图，所述选择栅氧化物具有第一多晶硅层和设置于其上的氮化物层；

图3是根据本公开的实施例的在第一多晶硅层已经被图案化和蚀刻后的非易失存储器器件的截面图；

图4是在本公开的实施例中用于电荷存储的纳米团和用于控制栅极的形成的第二多晶硅层形成之后的非易失存储器器件的截面图；

图5是在本公开的实施例中控制栅极已经被图案化和蚀刻之后的非易失存储器器件的截面图；

图6是在本公开的实施例中选择栅极已经被图案化和蚀刻之后的非易失存储器器件的截面图；

图7是根据本公开的实施例的在氮化物间隔已经形成之后的非易失存储器器件的截面图；