[发明专利]用以减轻束编织效应的差动信号迹线的位移段布局有效

专利信息
申请号: 200780009279.8 申请日: 2007-03-14
公开(公告)号: CN101406114A 公开(公告)日: 2009-04-08
发明(设计)人: T·梁;S·黑尔;H·赫克;G·布里斯特;B·霍赖恩 申请(专利权)人: 英特尔公司
主分类号: H05K3/46 分类号: H05K3/46
代理公司: 中国专利代理(香港)有限公司 代理人: 柯广华;张志醒
地址: 美国加利*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 用以 减轻 编织 效应 差动 信号 位移 布局
【说明书】:

背景技术

一些常规印刷电路板(PCB)的芯材组成是非均质的。例如,常规RF4材料由嵌入环氧树脂的玻璃纤维束的织物形成。主板材料的非均质性可能对于主板上的差动式总线中的信号传播具有不利影响,特别是在数据速率高于1Gb/s至2Gb/s的情况下。这种不利影响可称作“束编织效应(bundle weave effect)”。 

束编织效应是玻璃纤维材料与环氧树脂之间的介电常数的差异的结果。差动式总线的一对迹线的方向通常可与编织方向之一平行。因此,在一些情况下,迹线之一可沿迹线长度敷设在玻璃纤维束上,而其它迹线可沿迹线长度敷设在环氧树脂上(而忽略织物中的交叉束)。两种材料之间的介电常数的差异使两条迹线中的相应信号以不同的传播速度进行传播,从而导致相位偏斜以及信号眼宽度(又称作时间窗)的减小或消除。因此,发射信号可能不会被正确接收。束编织效应随总线长度而线性增加,并且还随数据速率而线性增加。这样,随着数据速率增加,可预计束编织效应成为日益关注的问题。 

附图说明

图1是根据一些实施例的差动式总线迹线布局的示意平面图。 

图2是根据其它一些实施例的差动式总线迹线布局的示意平面图。 

图3是图表,示出使用常规直迹线布局时各种数据速率和总线长度的束编织效应的所估计的最坏情况等级。 

图4是图表,示出根据图2的实施例使用四段迹线布局时各种数据速率和总线长度的束编织效应的所估计的最坏情况等级。

图5是根据一些实施例的PCB的示意侧视图。 

图6是图5的PCB的示意平面图。 

具体实施方式

图1是根据一些实施例的差动式总线迹线布局的示意平面图。在图1中,浅阴影区102、104、106对应于PCB表面上敷设玻璃纤维束(忽略织物结构中的交叉束而未示出)的区域,而深阴影区108、110、112对应于PCB表面上在玻璃纤维束之间(织物结构中的交叉束还是被忽略)敷设环氧树脂的区域。附图标记114表示由平行迹线116、118形成的差动式总线。(根据通常做法,迹线116、118可用铜形成。)迹线彼此横向相对位移迹线间隔距离,该距离对于给定的迹线几何尺寸是标准的。 

迹线116包含第一段120和第二段122,第二段122(在124处)继续接合到第一段120上,并相对第一段120横向位移该间距。段120和段122的长度基本相等。 

迹线118包含沿迹线116的段延伸的第一段126和沿迹线116的段122延伸的第二段128。段128(在130处)继续接合到段126上。段126和128的长度基本相等,并与段120、122相等。段128相对段126位移,其方式与段122相对段120位移相同,使得迹线118的段128与迹线116的段120对齐。因此,迹线118的段128中的信号的传播速度基本上与迹线116的段120中的信号的传播速度相等。换言之,不到一半的迹线116、118在传播速度上相互呈现实质上的差异。因此,与一条迹线完全敷设在环氧树脂区域(例如区域110)而另一条迹线完全敷设在玻璃纤维束区域(例如区域104)的最坏情况相比,束编织效应减小至少一半。 

(如PCB制造中通常的情况那样,图1所示的说明性示例假定编织方向与主板边缘平行,并且迹线方向也与主板边缘平行。当知,主板的形状通常是矩形。玻璃纤维束之间的间距可以但无需是迹线间隔 距离的两倍,如图1所示。) 

对图1所示实施例的变更是可能的。例如,各迹线之第二段向右位移,而不是如图1所示的向左位移。各迹线中的段数也可增加,以更大地减小由差动式总线呈现的最大可能的束编织效应。例如,各迹线可具有四段,如图2的实施例所示。 

与图1相似,图2是差动式总线迹线布局的示意平面图。浅阴影区202、204、206、208、210、212对应于PCB表面上敷设玻璃纤维束(织物结构中的交叉束忽略,未示出)的区域。深阴影区214、216、218、220、222、224对应于PCB表面上在玻璃纤维束(再次忽略织物结构中的交叉束)之间敷设环氧树脂的区域。附图标记226表示由构成一对迹线的平行迹线228、230形成的差动式总线。 

如同前一实施例那样,例如,迹线228、230可由铜形成。虽然迹线表示为处于PCB的表面,但在备选实施例中,迹线可以是PCB内部的金属化层的组成部分。因此,迹线可以在PCB上或者在PCB中。 

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200780009279.8/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top