[发明专利]用于半导体载体的低欧姆衬底通孔互连有效
申请号: | 200780010965.7 | 申请日: | 2007-03-16 |
公开(公告)号: | CN101410972A | 公开(公告)日: | 2009-04-15 |
发明(设计)人: | G·福格特米尔;R·斯特德曼;R·多沙伊德;J·约恩克斯 | 申请(专利权)人: | 皇家飞利浦电子股份有限公司 |
主分类号: | H01L23/48 | 分类号: | H01L23/48 |
代理公司: | 永新专利商标代理有限公司 | 代理人: | 陈松涛 |
地址: | 荷兰艾*** | 国省代码: | 荷兰;NL |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 半导体 载体 欧姆 衬底 互连 | ||
1.一种用于制造半导体载体结构(600)的方法,所述半导体载体结构(600)包括在半导体衬底(100,600)的前表面(101)和背表面(102)之间延伸的第一连接部(610)和第二连接部(615),所述方法包括如下步骤:
从所述前表面(101)开始在所述半导体衬底(200)中形成第一沟槽(210)和第二沟槽(215),其中
-每个沟槽(210,215)都具有预定的最小深度,并且
-通过所述半导体衬底(200)的至少一部分使两个沟槽(210,215)在空间上彼此隔开,
利用非金属填充材料填充所述第一沟槽(410)和所述第二沟槽(415),
在所述前表面(401)形成CMOS电路布置(520,620),
从所述背表面(102,502)开始减薄所述半导体衬底(400),使得
-被填充的沟槽(510,515)的背侧前端未被覆盖,并且
-所述第一沟槽表示所述第一连接部,且所述第二沟槽表示所述第二连接部,
至少部分地去除所述第一沟槽(510)内的所述非金属填充材料,以及
利用电阻率低于多晶硅的低欧姆材料填充所述第一沟槽(310,410),使得
-所述第一连接部(610)电耦合到所述CMOS电路布置(620)的至少一个节点而不穿透所述CMOS电路布置(620)。
2.根据权利要求1所述的方法,其中
所述非金属填充材料为导电多晶硅。
3.根据权利要求1所述的方法,其中
所述低欧姆材料为金属材料。
4.根据权利要求1所述的方法,其中
在利用所述低欧姆材料填充所述第一沟槽(410)之前,所述方法还包括如下步骤:
为所述第一沟槽(410)的至少一个内壁提供绝缘涂层。
5.根据权利要求1所述的方法,还包括如下步骤:
至少部分地从所述第二沟槽(515)去除所述非金属填充材料,以及
利用填充材料填充所述第二沟槽(515)。
6.根据权利要求5所述的方法,其中
所述填充材料为电绝缘材料。
7.根据权利要求5所述的方法,其中
在利用所述填充材料填充所述第二沟槽(415)之前,所述方法还包括如下步骤:
为所述第二沟槽(415)的至少一个内壁提供绝缘涂层。
8.根据权利要求1所述的方法,其中
在利用所述非金属填充材料填充所述第一沟槽(410)之后且在至少部分地从所述第一沟槽(410)去除所述非金属填充材料之前,所述方法还包括如下步骤:
至少对所述半导体衬底(100,400)的所述前表面进行抛光。
9.根据权利要求1所述的方法,还包括如下步骤:
在所述半导体衬底(600)的所述背表面提供到所述第一连接部(610)的电接触部(645)。
10.根据权利要求1所述的方法,还包括如下步骤:
形成各自在所述半导体衬底(100,600)的所述前表面(101)和所述背表面(102)之间延伸的多个第一连接部和多个第二连接部。
11.根据权利要求10所述的方法,还包括如下步骤:
在所述前表面形成被设置成二维阵列的多个光学元件,其中每个光学元件与至少一个第一连接部电耦合。
12.根据权利要求11所述的方法,其中
所述光学元件为光发射器元件或光检测器元件。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于皇家飞利浦电子股份有限公司,未经皇家飞利浦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200780010965.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种耐热钢真空精炼剂
- 下一篇:曝光方法及装置、维护方法、以及组件制造方法