[发明专利]用于半导体载体的低欧姆衬底通孔互连

说明书

本发明总体上涉及用于制造集成电路芯片的载体结构。更具体而言，本发明涉及利用导电连接对半导体晶片结构的前表面和相反的背表面进行互连的领域。

半导体技术的发展已经实现了高部件集成密度，从而当前能够在一个小的半导体芯片中形成多个电部件。集成部件的高密度常常对与至少一些集成部件进行外部接触提出挑战。因此开发了晶片通孔互连(TWI)，其中，可以利用半导体电路载体正面和相反的背面之间延伸的连接部使高度集成芯片的至少一些部件发生接触。因此，为了接触部件，不仅可以利用设置于电路载体的前表面的二维平面之内的导体路径，而且可以利用穿过电路载体衬底延伸的连接部。这样做有如下优点：为了从外部接触部件，还可以利用第三维，从而可以在小而紧凑的构造中制造高度集成的芯片。

US6365513公开了一种在半导体衬底之内形成通孔的方法。为此，在衬底中形成有底的过孔，然后至少在过孔的侧壁上形成导体层。之后，通过去除与形成过孔的衬底的一部分相反的衬底的另一部分来减薄衬底，从而暴露导体层。

US2005/0121768 A1公开了一种载体结构和一种用于制造具有通孔的载体结构的方法。每个通孔都具有导电结构，该导电结构的有效热膨胀系数小于或紧密地匹配于衬底的热膨胀系数。该导电结构的有效弹性模量值小于或紧密地匹配于衬底的有效弹性模量值。该导电结构可以包括其中同心地设置有不同材料的同心过孔填充区域、被导电材料环孔包围的衬底材料核心、被导电材料环孔包围的热膨胀系数(CTE)匹配的不导电材料核心、具有低CTE的内部空洞的导电过孔、或填满的导电合成材料，例如已经烧结或熔融的金属-陶瓷浆料。

可能需要为半导体载体提供额外的衬底通孔互连，以在半导体衬底的前表面和背表面之间提供低欧姆连接。

这一需求可以通过如独立权利要求所述的一种半导体载体结构、一种检测装置和一种方法来满足。

根据本发明的第一方面，该半导体载体结构包括：具有前表面和相反的背表面的半导体衬底；在所述前表面和所述背表面之间延伸的第一连接部，其中所述第一连接包括用电阻率低于多晶硅的低欧姆材料填充的通孔，以及在所述前表面和所述背表面之间延伸的第二连接部。由此，所述第一连接部和所述第二连接部由所述半导体衬底的至少一部分在空间上彼此隔开，所述前表面设有集成电路布置，且所述第一连接电耦合到集成电路布置的至少一个节点而不穿透所述集成电路布置。

本发明的这一方面基于如下构思：延伸于半导体衬底两个表面之间的低欧姆第一连接部可以通过向通孔中填入低欧姆材料来实现。该低欧姆材料可以是与半导体制造方法兼容的任何材料，例如金属胶，且其电阻率低于多晶硅的电阻率。典型地，多晶硅的电阻率值在0.6mΩcm和1.5mΩcm之间。

将第一连接部形成为靠着或邻接分配给集成电路布置的半导体层。

例如，可以将前表面和背表面之间的低欧姆互连用于射频(RF)和大功率应用。在两种应用中都必须为大电流提供良好而可靠的接地和/或提供低电阻信号通道。

必须强调的是，根据本发明的这个方面，利用低欧姆材料填充通孔的流程是在半导体衬底的前侧上制造集成电路，特别是CMOS电路之后执行的。这意味着，在利用所谓的前端工艺完成集成电路的形成之后，开始所谓的后端工艺中的通孔填充流程。典型地，在完成集成电路的形成之后立即用保护层保护集成电路。这具有可以使用任何低欧姆材料的优点。具体而言，该低欧姆材料也可以是通常不和集成电路制造工艺兼容的材料。

优选地，该半导体衬底为半导体物理学中广泛使用的硅衬底。

通孔可以是具有不同形状和体积的任何种类的通道。

导电连接之内的金属材料可以与地相连或与任何其他参考或电源电压电平相连。因此，所述的晶片通孔互连(TWI)可以实现提供参考电压的导体路径长度的减小。

所述的半导体载体还具有如下优点：可以在非常早的工艺阶段，当尚未将相应的晶片分为多个个体载体时形成互连。因此，可以在一个晶片制造工艺之内同时形成多个不同电路载体内的所有或至少一些互连。这样做的优点是可以显著降低制造每个个体载体的成本。

根据本发明的实施例，所述低欧姆材料为金属材料。优选地，可以采用诸如铜、钨、铝等金属。

根据本发明的另一实施例，可以通过替代先前的非金属填充材料获得填充于所述通孔中的所述低欧姆材料。因此，可以将导电或不导电材料用作先前的非金属填充材料。

优选地，先前的非金属填充材料和衬底材料具有类似的热膨胀系数。典型地，该非金属填充材料比低欧姆材料具有更高的电阻率。