[发明专利]双面晶片磨具以及工件纳米形貌的估计方法

说明书

技术领域

本发明一般地说涉及到半导体晶片的双面同时研磨，具体地说涉及到 双面研磨设备和提高晶片纳米形貌的方法。

背景技术

半导体晶片通常用于制造印有电路的集成电路芯片。在晶片的表面上 首先印上缩小的电路，然后，将该晶片切割成电路芯片。然而所述较小的 电路要求晶片的表面非常平坦且平行，以确保可以将电路恰当地印在晶片 的整个表面上。为了实现这一点，当晶片从锭子上切割下来之后，通常利 用研磨过程来改善这些晶片的某些特性(例如，平坦性和平行性)。

双面同时研磨是指在晶片的两个面上同时进行研磨，从而使晶片的表 面变得非常平坦。所以，这是一种令人满意的研磨过程。用来实现这个过 程的双面磨具(double side grinders)包括由Koyo Machine Industries Co.， Ltd.制造的那些磨具。在研磨期间，这些磨具使用晶片夹具将半导体晶片 夹住。所述夹具通常包括一对静水压力垫(hydrostatic pads)和一对研磨 轮(grinding wheels)。所述一对静水压力垫以及一对研磨轮都彼此相对， 将其间的晶片夹住，使其垂直取向。所述一对静水压力垫在各个垫和晶片 表面之间形成流体屏障，以便夹住晶片却不使刚性的垫在研磨期间与晶片 有物理接触，这很有利。于是就减少了由物理夹持所导致的晶片损伤，并 能使晶片在静水压力垫表面的切向上移动(转动)，而摩擦力很小。尽管 这个研磨过程显著地提高了所研磨的晶片表面的平坦性和平行性，但它也 能导致晶片表面形貌(topology)的退化。

为了鉴定和处理所述形貌退化问题，设备及半导体材料制造商考虑晶 片表面的纳米形貌(nanotopology，NT)。纳米形貌被定义为在约0.2mm 到约20mm的空间波长范围内晶片表面的起伏。这个空间波长非常紧密地 对应着处理后的半导体晶片在纳米尺度上的表面特征。上述定义由 Semiconductor Equipment and Materials International(SEMI，这是半导 体工业的全球贸易协会)提出(SEMI文档3089)。纳米形貌测量的是晶 片的一个表面的正面起伏(elevational deviations)，并不像传统平坦性测 量那样考虑晶片的厚度变化。已经开发出几种测量方法来测量和记录这些 表面起伏。例如，测量反射光对入射光的偏离可以测量非常小的表面起伏。 这些方法用来测量空间波长范围内的峰谷(peak to valley，PV)起伏。

双面研磨过程决定着研磨后的晶片的纳米形貌(NT)。在研磨过程期 间会形成NT缺陷，诸如C痕(C-Marks)和B环(B-Rings)，这些缺 陷会导致产率的实质性损失。在双面研磨之后，晶片要经历各种后继处理， 诸如边缘抛光、双面抛光、最后抛光，以及在用nanomapper检查NT之 前对平坦性和边缘缺陷进行的测量。在目前的实践中，在双面抛光之后马 上对晶片表面进行测量。因此，在确定NT时有一个延迟。此外，在对一 盒子晶片进行加工之前不对晶片进行测量。如果不理想的磨具设置导致了 NT缺陷，那么，很可能盒中所有的晶片都会有这种NT缺陷，导致较大的 产率损失。此外，操作人员必须等待从每盒晶片的测量中获得反馈，这导 致中断的时间很长。如果在没有反馈的情况下进行下一盒晶片的研磨，那 么，由于不恰当的磨具设置会使所述下一盒晶片有可能产生更大的产率损 失。另外，在当前的系统中，每批晶片中只测量一个晶片。所以，需要在 研磨期间可靠地预测后抛光(post-polishing)NT缺陷。