[发明专利]用于计算机断层成像和其它成像应用的背照式光电晶体管阵列

说明书

与相关申请的交叉引用

本申请要求于2006年4月12日提交的、申请号为No.60/791,333的美国临时专利申请和于2007年2月23日提交的、申请号为No.60/902,986的美国临时专利申请的权益。

技术领域

本发明涉及光电晶体管阵列领域。

背景技术

部分成像探测器(例如，计算机断层成像(CT)扫描探测器)为探测器阵列，该探测器阵列包括将X射线辐射转换为可见光的一维或二维闪烁器阵列和配备上述闪烁器阵列的附加的一维或二维光电探测器阵列。光电探测器阵列可以是背照式光电二极管阵列的形式，使用成百上千的PIN光电二极管，配置于单一硅片上的规则一维或二维矩阵内。背照式的PIN光电二极管阵列是通过具有导电环氧树脂的金柱凸块或者焊料凸块附在电路板上的倒装芯片管芯。也可以使用其它倒装芯片附着方法。下游电子电路连接PIN光电二极管的输出到预放大器的输入；每个PIN光电二极管正常的情况下连接于其各自的预放大器。目前CT扫描仪不使用像素内(in-pixel)放大结构；将预放大器集成到每一个光电探测器像素中可以给系统性能提供一定的优势(例如，改善的噪声性能，功耗等)。

许多公开物描述了允许将不同种类的光电接收器与晶体管相集成的光电探测器阵列，其执行所探测的信号的初始放大的功能。多种这样的公开物描述了前照式阵列。一些工作展示了具有背照式选项的结构。然而，这些主要是基于GaAs的结构，并且由于它们的性质和其设计的特征而不能用于医疗成像应用中。目前可用的与前端电子电路集成在一起的用于放大其输出的Si基背照式光电探测器阵列主要使用CCD和CMOS结构，所述结构不提供对阵列的每个像素的直接寻址。

大量已发表的工作探索该结构的特征和与PIN光电二极管相集成的双极性和JFET晶体管的工作原理。在双极晶体管的情况下，通常通过将NPN晶体管的基极与构建在N型衬底上的PIN光电二极管的阳极连接来实现此集成。在构建在P型衬底上的光电二极管的情况下，PNP 晶体管的基极与光电二极管的阴极连接。

对于与PIN光电二极管集成的JFET，提出了几种不同的结构。那些结构或者使用P沟道FET或者使用N沟道FET，并且可以工作在耗尽模式下或增强模式下。(光)电流集成放大器和(光)电荷集成放大器实现于最近十年。

发明内容

根据本发明的一个方面，提供一种光电晶体管阵列，包括：

具有第一和第二面的第一导电类型的衬底；

在衬底的第一面上形成；

具有比衬底更高电导率的第一导电类型的隔离区域的矩阵；

散布在隔离区域的矩阵内的第二导电类型的第一区域；

在隔离区域的矩阵内的第一导电类型的集电极区域；

在隔离区域的矩阵内并与第一区域和集电极区域接触的第二导电类型的基极区域；

在隔离区域的矩阵内并与基极区域接触的第一导电类型的发射极区域；和

电耦合到发射极区域、隔离区域和集电极区域的接触区域；

衬底的第二面具有比衬底更高电导率的第一导电类型的层并且电耦合到集电极区域和隔离区域的矩阵；

其中集电极区域与隔离区域接触，并且集电极区域通过隔离区域电耦合到接触区域。

根据本发明的另一方面，提供一种光电晶体管阵列，包括：

具有第一和第二面的第一导电类型的衬底；

在衬底的第一面上形成；

具有比衬底更高电导率的第一导电类型的隔离区域的矩阵；

散布在隔离区域的矩阵内的第二导电类型的第一区域；

在隔离区域的矩阵内的第一导电类型的集电极区域；

在隔离区域的矩阵内并与第一区域和集电极区域接触的第二导电类型的基极区域；

在隔离区域的矩阵内并与基极区域接触的第一导电类型的发射极区域；和

电耦合到发射极区域、隔离区域和集电极区域的接触区域；

衬底的第二面具有比衬底更高电导率的第一导电类型的层并且电耦合到集电极区域和隔离区域的矩阵；

其中第二导电类型的第一区域没有触及隔离区域。

根据本发明的另一方面，提供一种光电晶体管阵列，包括：

具有第一和第二面的第一导电类型的衬底；

在衬底的第一面上形成；

具有比衬底更高电导率的第一导电类型的隔离区域的矩阵；

散布在隔离区域的矩阵内的第二导电类型的第一区域；

在隔离区域的矩阵内的第一导电类型的集电极区域；

在隔离区域的矩阵内并与第一区域和集电极区域接触的第二导电类型的基极区域；