[发明专利]具有有源上拉的串行通信总线

说明书

技术领域

本发明涉及用于在电子装置之间传递信息的总线结构。更具体地说，本发明涉及具有有源上拉装置的双线总线结构。

背景技术

消费型、工业和电信电子器件中看起来无关的设计之间存在许多相似性。相似性的实例包含智能控制、通用电路(例如，LCD驱动器和I/O端口)以及面向应用的电路。一种现有技术两线总线是经设计以利用电气电路中的此类相似性的双向两线、低速到中速、串行通信总线。所述两线总线在20世纪80年代早期被开发，且经形成以降低电子产品的制造成本。

在两线总线之前，芯片到芯片通信在并行接口中使用大量的引脚。这些引脚中的许多引脚用于芯片到芯片寻址、选择、控制和数据传递。举例来说，在并行接口中，在单次操作中，通常将八个数据位从发送方集成电路(IC)传递到接收方IC。两线总线使用串行接口中的两根线来执行芯片到芯片通信，从而允许IC以较少的引脚来通信。总线中的两根线一次一个位地串行运载寻址、选择、控制和数据。数据(SDA)线运载数据，而时钟(SCL)线在传递期间使发送方与接收方同步。利用两线总线的IC可执行与其较大的并行接口对应物类似的功能，但所使用的引脚少得多。

将两线总线装置分类为主装置或从属装置。发起消息的装置被称为主装置(多个主装置是可能的)，而响应消息的装置被称为从属装置(多个从属装置也是可能的)。装置可能是主装置、从属装置或在主装置与从属装置之间切换，这取决于特定装置和应用。因此，所述装置可能在一个时间点时是主装置，而所述装置稍后起从属装置的作用。两线总线可使用两根线(SDA和SCL，上文所述)来连接多个IC。

当代的两线从属装置维持唯一地址。因此，两线协议的一部分在消息的开头需要从属装置地址。(两线协议规范是众所周知的。例如见约翰逊(Johnson)等人的标题为“图像处理器电路、系统和方法(Image Processor Circuits，systems，and Methods)”的第2002/0176009号美国公开专利申请案)。因此，两线总线上的所有装置都接到所述消息，但只有识别其自己地址的从属装置与主装置通信。两线总线上的装置通常通过各个地址(例如，00-FF)接入，其中偶数地址用于写入，且奇数地址用于读取。

由于两线总线可同时将若干装置连接到同一对总线线，所以当所述装置中的一者发生故障且将总线信号(时钟或数据)拉低时，会导致问题；所述总线变得不工作，且确定连接到两线总线的大量装置中的哪一者应负责变得较困难。当总线导体中的一者变成被短路到低阻抗源(例如，接地电位)时，会出现类似的问题。

图1是两线总线的实际应用的现有技术实例。图1包含数字信号处理器(DSP)115(此处，DSP 115充当主装置)。DSP 115的外部引脚是双向数据引脚(SDA)和串行时钟(SCL)引脚，所述两者经由串行数据线103和串行时钟线105耦合到两线总线上的各个从属装置107，109。串行数据线103和串行时钟线105两者分别经由第一外部上拉电阻器111和第二外部上拉电阻器113连接到电源线101上的正电源电压V_DD。当两线总线空闲时，串行数据线103处于逻辑高(HIGH)。连接到两线总线的从属装置107，109的输出级通常具有开路漏极或开路集电极，以便执行线“或”(wired-OR)功能。当代的现有技术两线总线上的数据在快速模式下以至多400千位/秒的速率传递。根据两线规范，到达总线的接口的数目部分地与将总线电容限制为400皮法有关。

在两线总线的应用的另一实践实例中(图1B)，第一集成电路120和第二集成电路130的数据部分的每一者连接到数据总线B。在第一集成电路120中，数据输入A1连接到NMOS晶体管N1的栅极输入。NMOS晶体管N1的源极节点连接到GND。NMOS晶体管N1的漏极被配置为第一集成电路120的输出OUT1，其连接到数据总线B。

第二集成电路130与第一集成电路120相同地配置。举例来说，数据输入A2、NMOS晶体管N2和输出OUT2都像其对应物在第一集成电路120中那样布置和连接。在线“或”配置中，第二集成电路120在输出OUT2处连接到数据总线B。数据总线B的电压电位在未由NMOS晶体管N1，N2下拉时，由上拉电阻器R_PU上拉到V_DD。