[发明专利]用于集体制造小体积高精度膜片和腔的方法

权利要求书

1.一种用于制成封闭或半封闭空间的方法，涉及第一绝缘体上半 导体类型晶片和第二绝缘体上半导体类型晶片，这些晶片中的 每个晶片均包括在电绝缘层(6，404，406)上的至少一个半 导体表面层(4，404，440)，所述电绝缘层本身被支撑在衬底 (8，408)上，所述方法包括：

在所述第一绝缘体上半导体类型晶片中，对所述半导体 表面层进行蚀刻，所述电绝缘层形成蚀刻阻止层，以制成至少 一个腔；

在所述第二绝缘体上半导体类型晶片中，对所述半导体 表面层进行蚀刻，所述电绝缘层形成蚀刻阻止层，以制成至少 一个膜片；

对所述第一和所述第二绝缘体上半导体类型晶片的所述 衬底和所述电绝缘层进行蚀刻；

对准所述两个绝缘体上半导体类型晶片；

组合所述两个绝缘体上半导体类型晶片，从而面对所述 至少一个腔放置所述至少一个膜片，所述至少一个膜片用作所 述至少一个腔的阈；

在组合所述两个绝缘体上半导体类型晶片之后，对所述 两个绝缘体上半导体类型晶片中的至少一个执行减薄步骤。

2.根据权利要求1所述的方法，所述绝缘体上半导体类型晶片 (2，400)是SOI晶片。

3.根据权利要求2所述的方法，所述绝缘体上半导体类型晶片 (2，400)是通过外延附生获得的EPI-SOI类型晶片。

4.根据权利要求1所述的方法，所述绝缘体上半导体类型晶片 (2，400)中的一个是双SOI晶片。

5.根据权利要求1至4中的任一项所述的方法，进一步包括在蚀 刻之前，将掩模置于所述第一和/或所述第二绝缘体上半导体 类型晶片的所述表面层上或上方。

6.一种用于制造微阀的方法，包括：

在第一绝缘体上半导体类型晶片(2)的半导体表面层 (20，20’)中通过蚀刻所述半导体表面层形成所述微阀的至 少一个底座(20，20’)，进一步具有电绝缘层，其本身被支撑 在衬底(8，408)上，所述电绝缘层形成所述蚀刻的蚀刻-阻 止层；

在第二绝缘体上半导体类型晶片(22)的半导体表面层 中通过蚀刻所述半导体表面层形成所述微阀的至少一个膜片 (24)，进一步具有电绝缘层，其本身被支撑在衬底(8，408) 上，所述电绝缘层形成所述蚀刻的蚀刻-阻止层；

对所述第一和所述第二绝缘体上半导体类型晶片的所述 衬底和所述电绝缘层进行蚀刻；

组合所述第一和所述第二绝缘体上半导体类型晶片以将 所述至少一个膜片(24)安置于所述至少一个底座(20)上。

7.根据权利要求6所述的方法，还包括：

在至少所述第一绝缘体上半导体类型晶片中形成至少一 个膜片(24)，和在所述第一绝缘体上半导体类型晶片的所述 半导体表面层(4)中形成至少一个底座(20)，以及在所述第 二绝缘体上半导体类型晶片的所述半导体表面层中形成至少 一个底座(20’)和至少一个膜片(24’)；

组合所述第一和所述第二绝缘体上半导体类型晶片，形 成至少两个微阀。

8.根据权利要求1至4或6或7中任一项所述的方法，进一步包 括：在第三晶片(52)中制成覆盖物(80)的步骤，以及将所 述覆盖物与所述第一和所述第二绝缘体上半导体类型晶片组 合的步骤。

9.根据权利要求8所述的方法，所述第三晶片(52)是SOI晶 片。

10.根据权利要求8所述的方法，所述覆盖物(80)包括至少一个 覆盖膜片(64)。

11.根据权利要求10所述的方法，还包括：形成所述至少一个覆 盖膜片的触发装置。

12.根据权利要求11所述的方法，所述触发装置包括压电或静电 或磁或气动触发装置。

13.根据权利要求10所述的方法，通过在所述第三晶片中制成的 两个腔(62，62’)对所述至少一个覆盖膜片进行划界。