[发明专利]用于集体制造小体积高精度膜片和腔的方法

说明书

技术领域

本发明涉及利用高精度尺寸控制集体制造腔或膜片或微泵的 领域。

背景技术

本发明可特别应用于制造由(例如)需要精确体积控制的硅半 导体材料制成的元件，对于微流体和微气体应用是有用的。

本发明能够用在微流体中以制成微泵和膜片以控制微体积液 体的输入(例如，大约纳升或微微升)。

本发明的另一个应用是制造用于受控再生产和高精度分布小 量液态或气态产品的器件，尤其是用于在量上按照微升或纳升或更 小的所测量的产品的配料。

在文件DE19719861和DE19719862中公开了这种流体元件。

目前，通过干法或湿法蚀刻由硅板制成硅器件中的腔和膜片。 膜片和腔的厚度值直接取决于初始硅晶片(其的厚度和在该厚度上 的公差)以及所使用的蚀刻工艺(蚀刻速度、工艺均匀性)。

为在数微米至数百微米的蚀刻厚度上实现大约一微米的高精 度，这种工艺需要贯穿制造周期一直对晶片上(工艺均匀性)或从 晶片至晶片(晶片厚度和工艺的均匀性)进行测量。由于需要多次 执行精度检查以及利用高精度仪器而导致较高的制造成本。

因此，由于工艺和晶片厚度上的公差，在工艺未达到足够的均 匀性的情况下，如果以频繁地检查并伴随着制造成功率降低的风险 对晶片进行单独地处理，才有高精度的可能。

因此，所引起的问题是晶片必须被单独地处理。

利用已知工艺，集体批量制造要求极为严格厚度公差(大约1 μm)的器件是不可能的。这是由于蚀刻工艺的非均一性以及半导体 晶片(在一个晶片上以及从晶片至晶片)的厚度的非均一性造成的。

本发明旨在解决的第一个问题是找到一种能够集体处理晶片 的工艺。

已知技术还要求在蚀刻工艺期间在每个晶片上执行精确重复 的尺寸检查。这种类型的检查提供了一种确定蚀刻厚度从而确定要 达到所需的厚度的剩余蚀刻时间的方法。这种工艺还必须是重复的 以防止由于所使用的蚀刻工艺而造成的速度变化影响。

另外，工艺中的任何突发变化均能够导致晶片的损失。具体地， 考虑其是基于蚀刻时间的工艺，工艺中的任何突发变化(蚀刻速度 和/或晶片上的蚀刻均一性)可以导致超出特定厚度的额外厚度。接 下来，该晶片将超出规格而被丢弃。

因此，这种技术对基于集体批量工艺的大规模生产中存在严重 不足。制造公差极为严格的膜片和腔(对上述应用中的阀开口压力 以及腔体积的超精密控制)是高度取决于所使用的蚀刻工艺的均一 性和再现性。此外，半导体晶片的厚度上的公差对于已知制造工艺 所固有的非均一性是附加的。

发明内容

本发明旨在解决这些问题。

本发明提供了一种制造(特别地，是集体地或批量地)具有精 确控制的厚度的膜片和/或腔的方法。

首先，本发明涉及用于制造具有给定厚度的至少一个腔和/或膜 片的方法，包括：

选择晶片，其包括了在绝缘层上具有厚度d的半导体表面层， 在衬底上支撑该绝缘层自身；例如其可以是SOI或双SOI晶片，

对表面层进行蚀刻，绝缘层形成阻止层以在表面层中形成该腔 和/或膜片。

该腔和/或膜片形成用于将流体引导至封闭的或半封闭空间的 装置。

根据本发明，使用绝缘体上硅(SOI)类型，或更普遍的“绝缘 体上半导体”类型的具体材料的一个或数个晶片。具体地，可以使 用通过外延附生获得的SOI晶片，或通过键合(bonding)常规获得 的更普遍的标准SOI晶片。

例如，在SOI情况下在SOI晶片上或在包括了在绝缘层(在衬 底上支撑该绝缘层自身)上具有厚度d的半导体表面层的晶片上由 硅制成的半导体层在整个晶片上具有受控的和精确的厚度。这也是 批量晶片以及从批量至批量的情况。厚度精度(目前是大约1μm 或小于1μm)大于或等于制造精度器件需要的精度。结果是制成的 腔和膜片在蚀刻之后不需要任何尺寸控制。另外，由于在达到阻止 层时停止蚀刻，所以该方法不需要对蚀刻速度的任何控制。

在蚀刻之前，可以将掩模置于表面层上或上方。

可以使用本发明从一组晶片开始制造数个腔或膜片。

接下来，可以放置这些晶片然后组装以形成高精度封闭的或半 封闭空间。通过表面层的厚度来控制一个尺寸(通常称作深度)， 而(例如)通过蚀刻方法的掩模来控制体积的另两个尺寸(通常称 作宽度和长度)。