[发明专利]具有完全独立的部分阵列刷新功能的动态随机存取存储器

说明书

技术领域

本发明总的涉及半导体集成电路，并且更具体地，本发明涉及具有部分阵列刷新功能的动态随机存取存储器。

背景技术

在动态随机存取存储器(DRAM)集成电路设备中，DRAM单元阵列典型地以行和列布置，使得特定的DRAM单元可以通过指定其阵列中的行和列来寻址。字线将单元的行连接到探测单元中数据的一组位线读出放大器。然后在读取操作中，选择或者“列选择”位线读出放大器中的数据子集用于输出。从典型地以充电和放电存储电容器的形式的存储数据在相对短暂的时间段后将会消失的意义上，DRAM单元是“动态的”。因此，为了保持信息，必须刷新DRAM单元的内容。存储电容器的充电或放电状态必须以重复的方式重新应用到单独存储器单元。刷新操作之间可允许的最大时间量由组成DRAM单元阵列的存储电容器的电荷存储能力决定。DRAM制造商通常指定一个刷新时间，用于确保DRAM单元中的数据保持。

刷新操作与读操作相似，但是没有数据被输出。在位线读出放大器读出单元中的数据之后，进行恢复操作，使数据重新被写入单元中。因此，数据被“刷新”。通过根据行地址启动字线，并且启动位线读出放大器，执行刷新操作。此外，通过操作位线读出放大器而不接收外部刷新地址，也可以执行刷新操作。在此情况中，集成在DRAM设备芯片中的刷新地址计数器在接收外部刷新命令之后产生行地址。公知的通过自刷新功能来刷新DRAM单元以保持存储数据。当处于“待机”模式时，自刷新功能是在DRAM中自动执行刷新操作之一，以保持写到存储器单元中的数据。

在用于移动应用的低功率DRAM设备中，待机或者休眠模式期间的功耗就很是关键。待机或者休眠模式期间的大部分功耗用于刷新操作以保持数据。因此，待机或者休眠模式期间降低功率的关键在于降低  刷新频率。在低功率DRAM设备中，其中一个降低功率可用的特征是部分刷新，是指在待机或者休眠模式期间将刷新和自刷新操作限制到全部存储器阵列的一部分。这个特征使得设备通过仅刷新主机系统要求的部分存储器阵列来降低刷新电流。该技术为“部分阵列刷新”，其支持固定阵列位置的1/4阵列、1/2阵列或者3/4阵列的阵列选择。例如，已知具有低功率扩展模式寄存器的部分阵列自刷新功率节省功能(例如，参见 256Mb：x32，MOBILE SDRAM，数据表)。 

在已知的部分阵列自刷新方案中，执行固定和预定的部分阵列选择作为每个模式寄存器设置。因此并不执行用于功率节省的阵列选择的灵活组合。在划分为“体”、“子块”或者“子阵列”的DRAM设备中，该体、子块或者子阵列地址是实现对部分阵列存储器的快速存取的关键的性能因素。这是以不降低DRAM性能来限制低功率DRAM设备中的部分阵列自刷新特征的一个简单方案。因此，在功率节省和DRAM性能之间，固定和预定的方案是一种比较好的妥协方案。

图1示出简化的传统DRAM设备。参见图1所示的示例DRAM设备，存储器控制器(未示)提供用于DRAM操作的命令和地址。DRAM设备具有完整的存储块(该块包括四个体112-0、112-1、112-2和112-3)。与时钟同步的外部命令控制器121包括解析该命令并产生刷新请求信号123(该信号指示存储块是否要被刷新)的命令译码器。该命令包括EMRS(扩展的模式寄存器设置)命令。当EMRS命令被馈送到外部命令控制器121时，由其命令译码器提供EMRS信号125。

扩展模式寄存器131根据模式寄存器设置命令BA[0:1]将选择地址“A[0:2]”携带的信息写入。选择地址“A[0:2]”给出用于部分阵列自刷新(PASR)配置的指令。一旦PASR配置信息写入扩展模式寄存器131中，则扩展模式寄存器131提供PASR信号133，该PASR信号133的位指示在自刷新模式中应该刷新“全部阵列”还是应该刷新部分阵列。响应刷新请求信号123和PASR信号133，内部体地址计数器135产生包括馈送到多路复用器141的内部体地址的内部体地址信号137。

同样，由外部体地址锁存器143锁存模式寄存器设置命令BA[0:1]。根据该锁存的地址，外部体地址锁存器143提供包括外部体地址的外部体地址信号145到多路复用器141。多路复用器141响应该刷新请求信号123选择内部体地址或者外部体地址。