[发明专利]提高HVMOS器件性能的方法

权利要求书

1.一种制造漏极扩展的半导体器件的方法，所述方法包括：

形成第一阱区域于设计用于具有第一沟道长度的器件的半导体主体的第一区域内；

形成第二阱区域于设计用于具有第二沟道长度的器件的半导体主体的第二区域内；

为所述第一阱区和所述第二阱区选择共有的阈值电压；

根据所述共有的阈值电压形成背栅阱区域于所述第一和第二区域内，其中所述第一和第二区域中形成的所述背栅阱区域具有相等的背栅长度和掺杂浓度；

形成第一漏极扩展于所述第一区域内；

形成第二漏极扩展区域于所述第二区域内；

根据所述第一沟道长度形成第一栅极结构于所述第一区域内；

根据所述第二沟道长度形成第二栅极结构于所述第二区域内；

形成第一漏极区域于所述第一漏极扩展区域内；

形成第二漏极区域于所述第二漏极扩展区域内；

形成第一源极区域于所述第一区域内的所述背栅阱区域内；以及

形成第二源极区域于所述第二区域内的所述背栅阱区域内。

2.一种制造对称的漏极扩展的半导体器件的方法，所述方法包括：

形成第一阱区域和第二阱区域于半导体主体内；

根据第一沟道长度形成第一对称的漏极扩展区域于所述第一阱区域内；

根据第二沟道长度形成第二对称的漏极扩展区域于所述第二阱区域内；

根据阈值电压形成第一背栅区域于所述第一阱区域内所述第一对称的漏极扩展区域之间；

根据阈值电压形成第二背栅区域于所述第二阱区域内所述第二对称的漏极扩展区域之间；

形成第一栅极结构于所述第一阱区域的上方，所述第一栅极结构限定具有所述第一沟道长度的第一沟道区域；以及

形成第二栅极结构于所述第二阱区域的上方，所述第二栅极结构限定具有所述第二沟道长度的第二沟道区域。

3.根据权利要求2所述的方法，进一步包括形成第一源极/漏极区域于所述第一对称的漏极扩展区域内；以及形成第二源极/漏极区域于所述第二对称的漏极扩展区域内。

4.根据权利要求2或3所述的方法，其中所述第一沟道长度大于所述第二沟道长度。

5.根据权利要求2或3所述的方法，其中形成的所述第一和第二阱区域具有p-型导电性并且形成的所述第一和第二背栅区域具有p-型导电性。

6.一种制造漏极扩展的半导体器件的方法，所述方法包括：

选择阈值电压和沟道长度；

形成阱区域于半导体主体内；

形成漏极扩展区域于所述阱区域内；

根据所选择的阈值电压选择背栅掺杂浓度和长度；

根据提供所选择的阈值电压的所选背栅掺杂浓度和长度形成背栅区域于所述阱区域内；

形成栅极结构于限定所述沟道长度的所述阱区域的上方；

形成漏极区域于所述漏极扩展区域内；以及

形成源极区域于所述背栅区域内。

7.根据权利要求6所述的方法，进一步包括根据所述沟道长度且独立于所述阈值电压形成所述漏极扩展区域。

8.根据权利要求6或7所述的方法，进一步包括：

选择第二沟道长度；

形成第二阱区域于所述半导体主体内；

形成第二漏极扩展区域于所述第二阱区域内；

根据提供所选择的阈值电压的所选背栅掺杂浓度和长度形成第二背栅区域于所述第二阱区域内；

形成第二栅极结构于具有第二沟道长度的所述阱区域的上方；

形成第二漏极区域于所述第二漏极扩展区域内；以及

形成第二源极区域于所述第二背栅区域内。

9.根据权利要求8所述的方法，进一步包括：

选择第三沟道长度；

形成第三阱区域于所述半导体主体内；

形成第三漏极扩展区域于所述第三阱区域内；

根据提供所选择的阈值电压的所选背栅掺杂浓度和长度形成第三背栅区域于所述第三阱区域内；

形成第三栅极结构于具有第三沟道长度的所述阱区域的上方；

形成第三漏极区域于所述第三漏极扩展区域内；以及

形成第三源极区域于所述第三背栅区域内。