[发明专利]提高HVMOS器件性能的方法

说明书

技术领域

【0001】本发明一般涉及半导体器件，且更具体地涉及为各种沟道长度的漏极扩展MOS晶体管统一阈值电压以及它们的制造方法。

背景技术

【0002】许多集成电路器件包括由金属氧化物半导体(MOS)晶体管器件构成的数字电路，这些集成电路器件利用优化的互补金属氧化物半导体(CMOS)制造工艺构造，以形成高密度、高速N-沟道和P-沟道MOS晶体管。这种高密度电路普遍用于诸如无线通信设备、便携式计算机等现代消费类电子产品中，其中数字电路由电池供电。

【0003】许多器件要求MOS器件可操作用于低电压应用和高电压应用中。例如，逻辑操作通常使用低电压MOS器件(例如约1.8V的电压)，而供电操作通常需要高电压MOS器件(例如大于6V的电压)。用于低电压和高电压应用的MOS器件可以并且通常在单管芯或集成电路上实现，以节省空间和制造成本。

【0004】在半导体器件中使用的MOS晶体管器件类型是N或P沟道漏极扩展金属氧化物半导体(DEMOS)晶体管器件。该DEMOS器件通常被用于诸如电源转换电路的应用。该DEMOS器件使用漏极扩展区域，该漏极扩展区域充分提高该器件的操作电压。一些DEMOS器件的例子包括横向扩展晶体管(LDMOS)器件、弱化表面电场(RESURF)晶体管等。DEMOS器件有利地合并短-沟道操作和高电流处理能力、相对降低漏-源极导通电阻(Rdson)以及具有抵制相对高的漏-源极电压而免遭电压击穿故障的能力，其中DEMOS器件的设计通常涉及击穿电压(BVdss)和Rdson之间的权衡(tradeoff)。除了性能优势外，DEMOS器件的制造相对易于集成到CMOS处理流程中，从而便于在逻辑、低功率模拟或其它电路也被构造在在单个集成电路(IC)中的器件中使用。

【0005】通常在高电压应用中使用的一种DEMOS晶体管器件是高电压MOS(HVMOS)晶体管器件。除了漏极扩展区域外，HVMOS器件包括较厚的电介质层和背栅区域。HVMOS器件可以利用低电压CMOS器件制造并且可以将低电压CMOS器件的N和P阱用作背栅区域和/或漏极扩展区域。这可以节省制造期间的空间和成本，但也会造成HVMOS器件具有变化的沟道长度。HVMOS器件的阈值电压通常是沟道长度的函数，因此这也会造成HVMOS器件具有变化的阈值电压。该变化的阈值电压会导致难于实现诸如编程以及读取存储器等存储器操作。

发明内容

【0006】发明的各方面使漏极扩展半导体器件的制造更为容易。固定的背栅长度通常被称为POLY(多晶硅)重叠(overlap)，其用于具有变化的沟道长度的器件以具有基本相似的阈值电压值。缺口(gap)长度值是背栅区域和漏极扩展区域之间的距离，其可被增加以获得更大的沟道长度。于是，阈值可以被选为最小沟道长度值或近似最小沟道长度值，并且该阈值还可以使用值更大的其它沟道长度。

【0007】本发明提供了制造具有变化的沟道长度和基本相似的阈值电压的DEMOS器件的方法。为第一和第二器件选择阈值电压。第一和第二阱区域被形成。第一和第二漏极扩展区域形成于阱区域内。第一和第二背栅区域根据选择的阈值电压形成于阱区域内。第一和第二栅极结构形成于具有变化的沟道长度的第一和第二阱区域的上方。第一源极区域形成于第一背栅区域中，而第一漏极区域形成于第一漏极扩展区域中。第二源极背栅区域和第二漏极区域形成于漏极扩展区域中。其它系统和方法被公开。

附图说明

【0008】图1A和1B是具有变化的沟道长度和变化的阈值电压的传统的HVMOS晶体管器件的横截面图。

【0009】图2A和2B描述根据本发明的一方面具有变化的沟道长度但阈值电压基本相似的第一和第二不对称的HVMOS晶体管器件。

【0010】图3A和3B描述根据本发明的一方面具有变化的沟道长度但阈值电压基本相似的第一和第二对称的HVMOS晶体管器件。

【0011】图4是图解说明根据本发明的一方面具有变化的沟道长度但阈值电压基本相似的HVMOS晶体管器件的制造方法的流程图。

【0012】图5是描述根据本发明的一方面具有变化的沟道长度但阈值电压基本相似的对称HVMOS晶体管器件的制造方法的流程图。

具体实施方式