[发明专利]自动增益控制无效
| 申请号： | 200780020602.1 | 申请日： | 2007-04-04 |
| 公开（公告）号： | CN101461133A | 公开（公告）日： | 2009-06-17 |
| 发明（设计）人： | R·克里希纳穆尔蒂;V·默西 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | H03G3/00 | 分类号： | H03G3/00;H03G3/30 |
| 代理公司： | 永新专利商标代理有限公司 | 代理人： | 宋献涛 |
| 地址： | 美国加*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 自动增益控制 | ||
1、一种装置，包括：
模数转换器(ADC)；
从所述ADC接收数字信号的数字可变增益放大器(DVGA)，所述DVGA拥有一个根据所述ADC输出的数字信号的功率、利用以n为底的对数来计算增益的处理器，所述处理器还对所述数字信号应用所述增益。
2、根据权利要求1所述的装置，其中：
所述以n为底的对数是以2为底的对数。
3、根据权利要求1所述的装置，其中：
所述处理器还通过在分别的运算中计算所述功率的首数和所述功率的尾数、利用以n为底的对数来计算所述增益。
4、根据权利要求3所述的装置，其中：
所述处理器还将计算所得的所述功率的首数和计算所得的所述功率的尾数相加地进行合并，从而形成所述增益。
5、根据权利要求3所述的装置，其中：
所述处理器还通过比较所述数字信号的首数与参考功率的首数，计算所述功率的首数。
6、根据权利要求3所述的装置，其中：
所述处理器还通过比较所述数字信号的尾数与参考功率的尾数，计算所述功率的尾数。
7、一种与模数转换器(ADC)相耦接的数字可变增益放大器(DVGA)，所述DVGA用于：
从所述ADC接收数字信号；
根据所述ADC输出的数字信号的功率、利用以n为底的对数计算增益；
对所述数字信号应用所述增益。
8、根据权利要求7所述的DVGA，其中：
所述以n为底的对数是以2为底的对数。
9、根据权利要求7所述的DVGA，其中：
所述DVGA还通过在分别的运算中计算所述功率的首数和所述功率的尾数、利用以n为底的对数来计算所述增益。
10、根据权利要求9所述的DVGA，其中：
所述DVGA还将计算所得的所述功率的首数和计算所得的所述功率的尾数相加地进行合并，从而形成所述增益。
11、根据权利要求9所述的DVGA，其中：
所述DVGA还通过比较所述数字信号的首数与参考功率的首数，计算所述功率的首数。
12、根据权利要求9所述的DVGA，其中：
所述DVGA还通过比较所述数字信号的尾数与参考功率的尾数，计算所述功率的尾数。
13、一种方法，包括：
提供模数转换器(ADC)；
提供用于从所述ADC接收数字信号的数字可变增益放大器(DVGA)；
根据所述ADC输出的数字信号的功率、利用以n为底的对数来计算增益；
对所述数字信号应用所述增益。
14、根据权利要求13所述的方法，其中：
所述以n为底的对数是以2为底的对数。
15、根据权利要求13所述的方法，其中：
利用以n为底的对数来计算所述增益包括：在分别的运算中计算所述功率的首数和所述功率的尾数。
16、根据权利要求15所述的方法，其中：
将计算所得的所述功率的首数和计算所得的所述功率的尾数相加地进行合并，从而形成所述增益。
17、根据权利要求15所述的方法，其中：
通过比较所述数字信号的首数与参考功率的首数，计算所述功率的首数。
18、根据权利要求15所述的方法，其中：
通过比较所述数字信号的尾数与参考功率的尾数，计算所述功率的尾数。
19、一种处理系统，包括：
用于将模拟信号转换成数字信号的模块(ADCM)；
用于将数字可变增益信号进行放大的模块，其从所述ADCM接收数字信号；
用于根据所述ADCM输出的数字信号的功率、利用以n为底的对数计算增益的模块；
用于对所述数字信号应用所述增益的模块。
20、根据权利要求19所述的处理系统，其中：
所述以n为底的对数是以2为底的对数。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200780020602.1/1.html，转载请声明来源钻瓜专利网。
