[发明专利]自动增益控制

说明书

本专利申请要求享受2006年4月4日提交的、题目为“EfficientComputation of Digital Gains for Automatic Gain Control”、申请号为60/789,269的临时专利申请的优先权，这份临时申请已转让给本申请的受让人，故明确地以引用方式加入本申请。

技术领域

概括地说，本发明涉及通信，具体地说，本发明涉及用于自动增益控制的数字增益的高效计算。

背景技术

在无线通信系统中，发射机通常对数据进行处理(例如，编码和调制)并生成更适于传输的射频(RF)调制信号。随后，发射机通过无线信道将RF调制信号发送到接收机。由于信道响应，无线信道使得所发送的信号失真，由于噪声和干扰，还使得信号劣化。

接收机接收发送来的信号，调节所接收到的信号来获得基带信号，通过对基带信号进行数字化来获得采样，然后再处理这些数字化信号。由于各种信道传播现象(比如，衰落和遮蔽)，接收到的信号的电平可能在很宽范围内变化。因此，接收机一般通过执行自动增益控制(AGC)将基带信号电平维持在可接受的范围内。AGC试图避免用于对基带信号进行数字化的模数转换器(ADC)的削波和接收机电路的饱和问题。

在AGC中，一般利用可变增益放大器(VGA)来维持恒定的信号幅度。这样的VGA可实现成模拟可变增益放大器(AVGA)或数字可变增益放大器(DVGA)。

使用AVGA包括很多缺点，其中有：用于维持分贝(dB)线性增益控制特性所需要的复杂电路、温度补偿和相当可观的功耗。

DVGA克服了AVGA的许多缺点。但是，AGC数字增益的计算和应用是很复杂的。

因此，本领域需要这样的技术：使得在无线接收机中，以一种高效、低成本的方式实现AGC数字增益的计算。

发明内容

本申请描述了高效计算自动增益控制的数字增益的技术。

在一些方面，AGC数字增益的计算是通过具有模数转换器(ADC)和数字可变增益放大器(DVGA)的装置来实现的。DVGA用于从ADC接收数字信号，DVGA拥有一个根据ADC输出的数字信号的功率、利用以n为底的对数计算增益的处理器，处理器还对数字信号应用增益。以n为底的对数可以是以2为底的对数。处理器还可通过在分别的运算中计算功率的首数和功率的尾数、利用以n为底的对数计算增益。处理器可将计算所得的功率的首数和计算所得的功率的尾数相加地进行合并，形成增益。处理器可通过比较数字信号的首数与参考功率的首数，计算功率的首数。处理器可通过比较数字信号的尾数与参考功率的尾数，计算功率的尾数。

在其他方面，AGC数字增益的计算可通过与模数转换器(ADC)相耦接的数字可变增益放大器(DVGA)来实现。DVGA从ADC接收数字信号，根据ADC输出的数字信号的功率、利用以n为底的对数计算增益，并对数字信号应用增益。以n为底的对数可以是以2为底的对数。DVGA还可通过在分别的运算中计算功率的首数和功率的尾数、利用以n为底的对数计算增益。DVGA可将计算所得的功率的首数和计算所得的功率的尾数相加地进行合并，形成增益。DVGA可通过比较数字信号的首数与参考功率的首数，计算功率的首数。DVGA可通过比较数字信号的尾数与参考功率的尾数，计算功率的尾数。

还是在其他方面，通过一种方法实现AGC数字增益的计算，该方法包括：提供模数转换器(ADC)，提供用于从ADC接收数字信号的数字可变增益放大器(DVGA)，根据ADC输出的数字信号的功率、利用以n为底的对数计算增益，对数字信号应用增益。以n为底的对数可以是以2为底的对数。利用以n为底的对数计算增益的方法可包括：在分别的运算中计算功率的首数和功率的尾数。可将计算所得的功率的首数和计算所得的功率的尾数相加地进行合并，形成增益。通过比较数字信号的首数与参考功率的首数，可计算功率的首数。通过比较数字信号的尾数与参考功率的尾数，可计算功率的尾数。