[发明专利]半导体熔丝结构及制造半导体熔丝结构的方法

说明书

技术领域

本发明涉及一种半导体熔丝结构，该熔丝结构包括具有表面的衬底，该衬底在表面处具有场氧化物区，该熔丝结构还包括熔丝本体，熔丝本体包括多晶硅，熔丝本体位于场氧化物区上方并沿着电流流动方向延伸，其中该熔丝结构可通过使电流流经熔丝本体而编程。

本发明还涉及包括这种半导体熔丝结构的集成电路。

本发明还涉及制造半导体熔丝结构的方法。

背景技术

用于半导体的熔丝具有广泛的应用，如管芯ID、存储器中的冗余、加密等。因为多晶硅熔丝可以电编程，这减小了编程成本并提高了灵活性，多晶硅熔丝快速替代了激光熔丝。多晶硅熔丝目前正在被硅化多晶硅熔丝替代，以便减小其不可编程电阻。使用标准的CMOS工艺制造这些硅化多晶硅熔丝。对于容易进行状态检测而言，编程后的大电阻是所需的，而对于短的测试和修复时间而言，快速编程是必需的。并且，期望多晶硅熔丝的编程电压尽可能地低，从而不必采用特殊的措施来将这些熔丝集成在集成电路中。通常，当编程电压减小时，编程时间增加。

已知多晶硅熔丝的一个缺点是其编程电压仍然较高。

发明内容

本发明的目的是提供一种具有低编程电压同时仍然维持相同编程时间的半导体熔丝结构，或者具有更短的编程时间同时维持相同编程电压的半导体熔丝结构。

本发明由独立权利要求限定。从属权利要求限定有利的实施方式。

本发明的目的实现在于熔丝本体具有沿着电流流动方向的拉伸应变和沿着与衬底的所述表面垂直的方向的压缩应变。由于沿着电流流动方向的拉伸应变和沿着与衬底表面垂直方向的压缩应变，电子迁移率增加。增加的电子迁移率导致增加的电迁移，从而导致更快的熔丝断裂。从而可利用更快的熔丝断裂来减小编程电压。替代地，当编程电压保持相同时，减少了编程时间。

根据本发明的半导体器件提供了额外的优点。现在利用由工艺引入应变的技术来增强MOSFET器件中的载流子迁移率从而提高器件性能。因而，在多晶硅熔丝中实现由工艺引入应变的技术很可能与未来的CMOS工艺兼容。

在根据本发明的熔丝结构的有利实施方式中，熔丝本体包括第一子层和第二子层，第一子层包括多晶硅，第一子层位于场氧化物区上方，第二子层包括硅化物，第二子层位于第一子层上方。该熔丝结构具有双层结构，并且由于在编程之前具有较低的电阻(由于低电阻的硅化物)而减小所需的编程电压，因而是有利的。

在根据本发明的熔丝结构的另一个实施例中，拉伸应变层至少覆盖熔丝本体和一部分衬底，从而沿着与所述表面垂直的方向在熔丝本体中形成压缩应变。该应变层的存在确保较好地维持熔丝本体中的应变。此外，在制造熔丝结构期间，可以将该应变层用作接触蚀刻停止层(CESL)。

本发明也涉及包括这种半导体熔丝结构的集成电路。CMOS工艺的缩放(scaling)也意味着减小的电源电压和减小的I/O电压。因而，根据本发明的熔丝结构的较低编程电压提供了在未来的CMOS工艺中的较佳集成可能性。因而，按照这些工艺制造的集成电路可以从熔丝结构的减小的编程电压中极大地获益。较低的编程电压减少了对特殊措施的需求，所述措施使得有可能对熔丝结构编程(比如引入特殊的高电压晶体管)，从而降低集成电路的复杂程度。

本发明还涉及制造半导体熔丝结构的方法。根据本发明的第一方法包括以下步骤：

提供具有表面的衬底，该衬底包括位于表面处的场氧化物区；

提供第一层，该第一层至少包括位于场氧化物区上的多晶硅；

对第一层形成图案，从而在场氧化物区上至少形成熔丝本体，该熔丝本体沿着电流流动的方向延伸；

对第一层执行非晶化注入，从而将至少熔丝本体的多晶硅转变成非晶硅；

采用应变层覆盖衬底和熔丝本体，其中应变层是低应变或拉伸应变层，沿着与表面垂直的方向在熔丝本体中产生压缩应变，并进而沿着电流流动的方向在熔丝本体中产生拉伸应变；

执行尖峰脉冲退火(spike-anneal)，使得熔丝本体中的非晶硅再结晶成保持至少一部分应变的多晶硅；以及

在熔丝本体的两个侧壁上提供间隔物。

根据本发明的制造方法提供了形成根据本发明的半导体熔丝结构的便利方法。低应变层典型地在-200至200MPa范围内。可以是低拉伸应变或低压缩应变。由于任何氮化物层在退火时变为拉伸应变，低应变层也是合适的。因而，低应变层将在随后的CMOS工艺步骤的热预算(thermal budget)期间转变成拉伸应变层。非晶化之后是产生应变和保持应变的再结晶，该非晶化的技术也称作“应力记忆技术”。