[发明专利]半导体芯片、应答机以及制造应答机的方法

说明书

技术领域

本发明涉及一种半导体芯片、一种应答机以及一种制造应答机的方法。

背景技术

已公布的德国专利申请101 33 588 A1公开了一种安置于芯片载体上 的半导体芯片和天线。所述芯片载体和天线分别具有以非导电胶层粘结在 一起的导电表面，使得导电表面电容性耦合。所述导电表面与中间的非导 电胶层构成了电容器，所述电容器的电容主要决定于胶层厚度。然而，在 某一厚度范围以内不能精确地涂抹胶层，这使得包含天线在内的不同芯片 的电容各不相同。

发明内容

本发明的目的在于，提供一种其天线同芯片发生电容性耦合的应答机 的半导体芯片，其中所述芯片被设计为，所述电容性耦合可以相对简单的 方式，采用具有相对较小的公差的预定义电容予以建立。本发明的另一目 的在于，提供一种相应的制造这样的应答机的方法。

本发明的目的是通过用于应答机的半导体芯片予以实现的，所述半导 体芯片包括：具有表面的芯片衬底、安置在所述表面上的芯片端子、覆盖 所述表面并完全覆盖所述芯片端子的钝化层，使得带有天线端子的天线可 以在芯片端子上附着于所述芯片，从而使芯片端子、钝化层和天线端子形 成第一电容器。本发明的芯片应当同天线结合使用，以形成应答机。天线 可以捕获需要由芯片的电路进行处理的信号，或者该电路可以产生需要用 天线发射的信号。为此，天线和芯片端子电容性耦合。这种耦合可以用芯 片端子和天线端子间的第一电容器进行建模。相应电容主要取决于天线端 子和芯片端子间的电介质的厚度。根据本发明，该电介质是由覆盖在本发 明的芯片的表面以及芯片端子上的钝化层形成的。

一般而言，为了防止化学作用、腐蚀、或包装过程中的处理破坏本发 明的半导体芯片的电气性能，钝化层是密封层。钝化层还保护半导体芯片 使其不受潮湿或污染的影响。钝化层的适宜材料包括氮化硅以及二氧化硅。 这样的钝化层的优势在于，可以利用公知方法以相对较小的公差将钝化层 沉积在衬底表面上。因此，钝化层可以被施加于衬底表面上达公差相对较 小的预定义厚度，，从而导致芯片端子和天线的电容性耦合而获得公差相对 较小的预定义电容。

特别地，钝化层可以是部分或完全覆盖衬底表面并完全覆盖芯片端子 的单一均质层。钝化层还可以是由彼此相邻的不同部分层构成的一层，例 如，使得部分层之一完全覆盖各芯片端子，而另一部分层部分或完全覆盖 其余的衬底表面。此时，可以选择完全覆盖芯片端子的部分层的材料，使 其特别适合作为电介质。

本发明的芯片应当同天线结合，从而形成应答机。由于天线和芯片端 子电容性耦合，因此无须通过例如蚀刻钝化层的方式使芯片端子暴露在外， 以使芯片端子和天线发生电耦合。因此，可以节省芯片制造工艺的一道工 序。

天线可以是环形天线。传统芯片包括必要的位于半导体芯片内的内部 电容器，所述内部电容器同天线串联以防止发生直流短路。由于本发明的 半导体芯片是针对芯片和天线间的电容性耦合进行设计的，因此可以省去 这样的内部电容器。这可以导致简化的芯片布局，从而减小了电子元件所 需的芯片面积。

本发明的半导体芯片可以电连接至天线端子的第一凸起。所述第一凸 起在芯片端子上方被沉积于钝化层上。所述第一凸起是导电的，并且可由 金制成。由于第一凸起的缘故，天线和芯片端子间的距离小于天线和其余 衬底表面间的距离。这可使芯片端子和天线间的杂散电容有所减小，并且 可以减小芯片端子和天线间的预期电容的公差。在钝化层上未沉积凸起的 区域，钝化层和天线间的间隔可填充以适当的下填材料(underfill material)。

本发明的半导体芯片可以包括：导电区，所述导电区位于所述表面上 并由钝化层完全覆盖，当天线被附着于芯片时，所述导电区同天线一起形 成第二电容器；和/或同导电结构形成第三电容器。天线和导电区可以被形 成为，例如通过将导电区电连接至芯片端子或通过至少使一些导电区相互 连接，使第二电容器同由芯片端子、天线端子和中间钝化层形成的第一电 容器串联和/或并联。第二电容器可形成二进制步进电容器(binary stepped capacitors)，用于将天线调节至期望谐振频率。因此，芯片、天线、或所获 得的电容的公差可以在装配最终的应答机的过程中得到补偿。