[发明专利]纠错编码方法及装置

权利要求书

1.一种使用低密度奇偶校验码的纠错编码方法，包括：

把待被处理以用于纠错编码的信息位序列分割成m-r个第一块和r 个第二块，所述m-r个第一块的每个包括长度为n的位序列，所述r 个第二块包括长度分别为k₁,k₂,…,k_r的位序列，其中m、n是正整数，r 是在1≤r≤m范围内的整数，k₁,k₂,…,k_r是在0≤k₁,k₂,…,k_r≤n-1范围内 的整数；

第一算术运算，所述第一算术运算用于对所述m-r个第一块执行 多项式乘法并输出r个长度为n的位序列；以及

第二算术运算，所述第二算术运算用于对所述r个第二块和所述 第一算术运算的r个运算结果执行多项式除法和多项式乘法并输出包 括长度分别为n-k₁、n-k₂、…、n-k_r的冗余位序列的位序列，

其中，所述第二算术运算包括：

第一多项式除法和乘法运算，所述第一多项式除法和乘法运算用 于对长度为k_r的第二块和来自所述第一算术运算的r个运算结果同时 执行至多单个多项式除法和至多r-1个多项式乘法，并输出所述冗余位 序列中的n-k_r位和r-1个长度为n的位序列；以及

第p多项式除法和乘法运算，其中p是在2≤p≤r范围内的整数， 用于对从第p-1多项式除法和乘法运算送出的长度为n的r-p+1个位序 列和长度为k_r-p+1的所述第二块同时执行至多单个多项式除法和至多 r-p个多项式乘法，并输出所述冗余位序列中的n-k_r-p+1位和r-p个长度 为n的位序列，其中，

所述多项式除法运算中的除数是通过将多项式xⁿ-1除以包括有限 域的元素的素域上的最小多项式的乘积的多项式而生成的商多项式， 所述有限域包括1的n次方根。

2.一种使用低密度奇偶校验码的纠错编码装置，包括：

分割器，所述分割器用于把待被处理以用于纠错编码的信息位序 列分割成m-r个第一块和r个第二块，所述m-r个第一块的每个包括长 度为n的位序列，所述r个第二块包括长度分别为k₁,k₂,…,k_r的位序列， 其中m、n是正整数，r是在1≤r≤m范围内的整数，k₁,k₂,…,k_r是在0 ≤k₁,k₂,…,k_r≤n-1范围内的整数；

r个第一算术处理器，所述r个第一算术处理器用于对所述m-r个 第一块执行多项式乘法，其中，所述r个第一算术处理器中的每个输出 长度为n的位序列作为运算结果；以及

第二算术处理器，所述第二算术处理器用于对所述r个第二块和 分别从所述r个第一算术处理器并行地提供的运算结果执行多项式除 法和多项式乘法，并输出包括长度分别为n-k₁、n-k₂、…、n-k_r的冗余 位序列的位序列，

其中，所述第二算术处理器包括：

第一多项式除法和乘法单元，所述第一多项式除法和乘法单元用 于对长度为k_r的第二块和来自所述r个第一算术处理器的运算结果同 时执行至多单个多项式除法和至多r-1个多项式乘法，并输出所述冗余 位序列中的n-k_r位和r-1个长度为n的位序列；以及

第p多项式除法和乘法单元，其中p是在2≤p≤r范围内的整数， 用于对从第p-1多项式除法和乘法单元送出的长度为n的r-p+1个位序 列和长度为k_r-p+1的所述第二块同时执行至多单个多项式除法和至多 r-p个多项式乘法，并输出所述冗余位序列中的n-k_r-p+1位和r-p个长度 为n的位序列，其中，

所述多项式除法电路使用除数来执行多项式除法，所述除数包括 通过将多项式xⁿ-1除以包括有限域的元素的素域上的最小多项式的乘 积的多项式而生成的商多项式，所述有限域包括1的n次方根。