[发明专利]纠错编码方法及装置

说明书

技术领域

本发明涉及一种用于将信息序列分割成一定长度的块并独立地将 冗余序列添加到每个块的块纠错编码方法及装置，更特别地涉及用于 低密度奇偶校验（LDPC）编码的方法及装置。

背景技术

诸如卫星或移动通信系统的通信系统已在其中并入了纠错编码技 术，该纠错编码技术具有满足用于功率降低和小天线尺寸的系统要求 的大编码增益。低密度奇偶校验码是已知的具有很大编码增益的纠错 码。目前正在进行将低密度奇偶校验码引入到各种通信系统和诸如磁 性存储装置等存储装置中的处理。

低密度奇偶校验编码方案不是指单一的纠错编码方案，而是指纠 错码的总括，这些纠错码的特征在于它们由稀疏校验矩阵来定义。稀 疏校验矩阵意指校验矩阵的大部分组分（元素）是“0”且组分“1” 的数目非常少。如D.J.C.Mackay，“Good Error-Correcting Codes Based  on very sparse matrices”，IEEE Transactions on Information Theory,pp. 399-431，March1999（非专利文献1）中所公开的，低密度奇偶校验码 的特征在于其能够通过基于稀疏校验矩阵的选择而采用诸如和-积算法 等重复解码方案来提供具有接近理论极限的很大编码增益的纠错编码 方案。

低密度奇偶校验码的一个技术问题是它需要大量的用于编码处理 的计算，所述编码处理即为根据信息位序列来计算冗余位序列的处理。 在其中冗余位序列的生成包括将矩阵与代码生成矩阵的乘法计算的大 多数典型编码装置中，低密度奇偶校验码序列的生成需要大量与代码 长度的平方成比例的异或运算。

如果编码装置包括代码校验矩阵，则校验矩阵基本变形，使得一 部分校验矩阵变成对角矩阵，如等式（1）所示，并且由基本变形校验 矩阵实现低密度奇偶校验码序列的生成。

具体地，如果假设r和k表示正整数，i表示在1≤i≤r范围内的整数， 等式（1）中的A是r×k矩阵，且c₁,c₂,…,c_k是k位的信息位序列，则根据 以下等式（2）来计算相应的冗余位序列p₁,p₂,…,p_r的每个位p_i：

pi=Σj=1kai,jcj=ai,1c1+ai,2c2+···+ai,kck---(2)]]>

其中，j表示在1≤j≤k范围内的整数，a_i,j表示r×k矩阵A的（i,j）组 分。为了执行纠错码的编码，需要将r×k矩阵A存储在诸如存储器的存 储装置中，并执行次数与矩阵A的组分中的值“1”的数目一样多的异 或运算。