[发明专利]在微处理器内指示异常触发页面的方法和系统

权利要求书

1.一种用于在微处理器内指示异常触发页面的方法，其包含：

将指示位设定为预定值，以识别由缓冲器模块内的遗漏地址信息起始的异常，所 述遗漏地址信息对应于可执行指令包；以及

使用所述指示位从至少一个页面表检索所述地址信息以启用所述缓冲器模块内 的地址转译；

其中所述可执行指令包跨越至少两个页面，第一页面作为条目存储于所述缓冲器 模块内，且第二页面含有所述遗漏地址信息。

2.根据权利要求1所述的方法，其中所述设定进一步包含：

如果所述异常起始于对应于所述可执行指令包的已存储页面，那么将所述指示位 设定为0值。

3.根据权利要求1所述的方法，其中所述设定进一步包含：

如果所述异常起始于在对应于所述可执行指令包的已存储页面之后的页面，那么 将所述指示位设定为1值。

4.根据权利要求1所述的方法，其中在寄存器的数据字段内设定所述指示位。

5.根据权利要求1所述的方法，其中所述缓冲器模块和所述至少一个页面表为软件管 理式实体。

6.根据权利要求1所述的方法，其进一步包含：

接收所述可执行指令包内的可执行指令，所述可执行指令含有虚拟地址；

将所述虚拟地址与所述缓冲器模块内的每一已存储的条目进行比较以获得匹配 地址信息；以及

如果所述匹配地址信息从所述缓冲器模块遗漏，那么起始所述异常。

7.根据权利要求6所述的方法，其中所述可执行指令是取指令。

8.根据权利要求4所述的方法，其进一步包含：

在所述寄存器的第二数据字段内设定异常位以指示所述异常当前正被处理。

9.根据权利要求1所述的方法，其中所述缓冲器模块为转译后备缓冲器TLB模块。

10.一种用于在微处理器内指示异常触发页面的集成电路，其包含：

存储器管理单元，其进一步包含耦合到至少一个页面表的缓冲器模块；

中央处理单元，其耦合到所述存储器管理单元内的所述缓冲器模块；以及

软件管理单元，其在所述中央处理单元顶上运行；

所述中央处理单元将指示位设定为预定值，以识别由所述缓冲器模块内的遗漏地 址信息起始的异常，所述遗漏地址信息对应于可执行指令包，且所述软件管理单元 使用所述指示位从所述至少一个页面表检索所述地址信息，以启用所述缓冲器模块 内的地址转译；

其中所述可执行指令包跨越至少两个页面，第一页面作为条目存储于所述缓冲 器模块内，且第二页面含有所述遗漏地址信息。

11.根据权利要求10所述的集成电路，其中如果所述异常起始于对应于所述可执行指 令包的已存储页面，那么所述中央处理单元进一步将所述指示位设定为0值。

12.根据权利要求10所述的集成电路，其中如果所述异常起始于在对应于所述可执行 指令包的已存储页面之后的页面，那么所述中央处理单元进一步将所述指示位设定 为1值。

13.根据权利要求10所述的集成电路，其中所述指示位被设定在寄存器的数据字段中。

14.根据权利要求10所述的集成电路，其中所述缓冲器模块和所述至少一个页面表为 软件管理式实体。

15.根据权利要求10所述的集成电路，其中所述缓冲器模块进一步：接收所述可执行 指令包内的可执行指令，所述可执行指令含有虚拟地址；将所述虚拟地址与所述缓 冲器模块内的每一已存储的条目进行比较以获得匹配地址信息；且如果所述匹配地 址信息从所述缓冲器模块遗漏，那么起始所述异常。

16.根据权利要求15所述的集成电路，其中所述可执行指令为取指令。

17.根据权利要求10所述的集成电路，其中所述中央处理单元进一步在所述寄存器的 第二数据字段内设定异常位以指示所述异常当前正被处理。