[发明专利]在微处理器内指示异常触发页面的方法和系统

说明书

技术领域

本发明大体上涉及微处理器，且更具体来说涉及在微处理器(例如，数字信号处理 器)内指示异常触发页面的方法和系统。

背景技术

通常，计算机系统包括一个或一个以上微处理器装置，每一微处理器装置经配置以 对存储于计算机系统的存储器内的值执行操作且管理计算机系统的总体操作。这些计算 机系统也可包括各种多媒体装置，例如声卡和/或视频卡，每一多媒体装置进一步包含一 个或一个以上处理器，例如数字信号处理器(DSP)，所述处理器在每一相应多媒体装置 内执行复杂的数学计算。

数字信号处理器(DSP)通常包括经特别配置以执行此类数学计算的硬件执行单元， 例如一个或一个以上算术逻辑单元(ALU)、一个或一个以上乘法和累加单元(MAC)， 和其他经配置以执行由DSP内的一组指令指定的操作的功能单元。此类操作可包括(例 如)算术操作、逻辑操作，和其他数据处理操作，其每一者由一组相关联的指令界定。

大体来说，DSP内的执行单元从耦合到存储器和执行单元的寄存器堆读取数据和操 作数，执行指令操作且将结果存储于寄存器堆中。

发明内容

描述在微处理器(例如，数字信号处理器(DSP))内指示软件管理式页面表内的哪 一页面触发异常的方法和系统。在一个实施例中，软件管理式转译后备缓冲器(TLB) 模块接收由超长指令字(VLIW)包内的指令(例如，取指令)产生的虚拟地址，且进 一步将所述虚拟地址与每一已存储的TLB条目进行比较。如果存在匹配，那么所述TLB 模块输出所述指令的对应的经映射物理地址。

否则，如果所述VLIW包跨越两个页面，其中第一页面作为TLB条目存在于所述 TLB模块内且第二页面从已存储的TLB条目遗漏，那么在控制寄存器的数据字段内设 定指示位以向软件管理单元识别TLB遗漏异常。如果所述TLB遗漏异常起始于对应于 由所述系统内的程序计数器识别的VLIW包的页面，那么将所述指示位设定为0值且将 所述数据字段设定为0x00。或者，如果所述TLB遗漏异常起始于在对应于所述VLIW 包的所述页面之后的页面，那么将所述指示位设定为1值且将所述数据字段设定为0x01。

在一个实施例中，软件管理单元从寄存器检索指示位信息且使用指示位信息在软件 管理式页面表内进一步执行页面表查找以便检索遗漏页面信息。随后，将遗漏页面信息 写入到所述TLB模块内的新TLB条目中以用于随后的虚拟地址转译和指令包的执行。

附图说明

图1为数字信号处理系统的方框图，在所述系统内可执行一组指令；

图2为说明所述数字信号处理系统内的存储器管理单元的一个实施例的方框图；

图3为说明存储于所述数字信号处理系统内的软件管理式页面表中的虚拟地址与物 理地址的映射的一个实施例的方框图；

图4为说明所述数字信号处理系统内的控制寄存器堆结构的一个实施例的方框图；

图5为说明所述数字信号处理系统内的系统状态寄存器的一个实施例的方框图；

图6为说明用以指示软件管理式页面表内的哪一页面在数字信号处理系统内触发异 常的系统的一个实施例的方框图；

图7为说明用以指示软件管理式页面表内的哪一页面在数字信号处理系统内触发异 常的方法的一个实施例的流程图。

具体实施方式

描述用以指示软件管理式页面表内的哪一页面在微处理器(例如，数字信号处理器 (DSP))内触发异常的方法和系统。尽管下文结合DSP详细描述所述系统，但应理解， 可使用微处理器装置或任何其他经配置以接收指令的处理单元来实施所述系统，所述指 令用以从存储器模块检索数据、指示软件管理式页面表内的异常触发页面以及将信息插 入到微处理器装置内的转译后备缓冲器(TLB)模块中以用于随后执行指令包。

软件管理式TLB模块接收由超长指令字(VLIW)包内的指令(例如，取指令)产 生的虚拟地址，且进一步将此虚拟地址与每一已存储的TLB条目进行比较。如果存在匹 配，那么TLB模块输出所述指令的对应的经映射物理地址。