[发明专利]符号率硬件加速器

权利要求书

1.一种用于对无线发射和接收的信息比特执行信道处理的硬件加速器， 该硬件加速器与共享存储器通信，该硬件加速器包括：

用于存储信息比特和处理后的信息比特的第一缓冲器和第二缓冲器；

用于生成访问所述第一缓冲器和所述第二缓冲器的地址的至少一个地 址发生器；

用于生成访问所述第一缓冲器和所述第二缓冲器的已转译的地址的转 译只读存储器(ROM)；

用于访问所述共享存储器的接口；

用于对所述信息比特和所述处理后的信息比特中的一者执行块编码以 生成奇偶校验比特的循环冗余校验CRC发生器；

用于对所述信息比特和所述处理后的信息比特中的一者执行卷积编码 的卷积编码器；以及

控制器，该控制器被配置为生成控制信号从而为所述CRC发生器、所 述卷积编码器和所述地址发生器设置参数，并通过操作所述信息比特和所述 处理后的信息比特来执行用于所述信息比特的信道处理的预定的控制命令 序列，同时在所述第一缓冲器和所述第二缓冲器之间来回移动所述信息比特 和所述处理后的信息比特。

2.根据权利要求1所述的硬件加速器，其中所述控制器被配置为设置 多个信道中每一信道的参数，并执行针对所述多个信道的所述预定的控制命 令序列。

3.根据权利要求1所述的硬件加速器，其中所述信道处理包括下列中 的至少一种：第一重排序、块编码、第二重排序、奇偶校验结尾、删余、卷 积编码和交织。

4.根据权利要求1所述的硬件加速器，其中所述控制器被配置为使用 经由所述转译ROM生成的地址从所述第一缓冲器和所述第二缓冲器中的一 者检索数据，并将所检索到的数据放置到另一个缓冲器。

5.根据权利要求1所述的硬件加速器，其中所述控制器被配置为从所 述第一缓冲器和所述第二缓冲器中的一者检索数据，并使用经由所述转译 ROM生成的地址将所检索到的数据放置到另一个缓冲器。

6.根据权利要求1所述的硬件加速器，其中所述控制器被配置为将数 据从所述第一缓冲器和所述第二缓冲器中的一者移向所述CRC发生器。

7.根据权利要求1所述的硬件加速器，其中所述控制器被配置为使用 经由所述转译ROM生成的地址将数据从所述第一缓冲器和所述第二缓冲器 中的一者移向所述CRC发生器。

8.根据权利要求1所述的硬件加速器，其中所述控制器被配置为通过 所述卷积编码器从所述第一缓冲器和所述第二缓冲器中的一者移动数据。

9.根据权利要求1所述的硬件加速器，其中所述控制器被配置为将数 据从所述CRC发生器移向所述第一缓冲器和所述第二缓冲器中的一者。

10.根据权利要求1所述的硬件加速器，其中所述控制器被配置为将数 据从所述第一缓冲器和所述第二缓冲器中的一者移向所述共享存储器。

11.根据权利要求1所述的硬件加速器，其中所述控制器被配置为将数 据从所述共享存储器移向所述第一缓冲器和所述第二缓冲器中的一者。

12.根据权利要求1所述的硬件加速器，其中所述控制器被配置为使用 六(6)个SMA资源以存储最多来自六(6)个不同信道的所述处理后的信 息比特。

13.根据权利要求12所述的硬件加速器，其中所述控制器被配置为执 行对角交织。

14.根据权利要求13所述的硬件加速器，其中使用单独的硬件加速器 来执行所述对角交织。

15.一种在无线通信装置中使用如权利要求1-14中任一项权利要求所 述的硬件加速器执行信道处理的方法，该方法包括：

接收信息比特；以及

使用硬件加速器对所述信息比特执行信道处理，该硬件加速器执行用于 信道处理的预定命令序列，同时在第一缓冲器和第二缓冲器之间来回移动所 述信息比特和处理后的信息比特。