[发明专利]符号率硬件加速器

说明书

技术领域

本发明涉及无线通信系统。更具体地，本发明涉及一种用于无线通信的 符号率硬件加速器。

背景技术

用于第二代(2G)无线通信系统的无线发送/接收单元(WTRU)典型 地包括用于信号处理和符号率处理的数字信号处理器(DSP)。2G的WTRU 通常具有控制处理器(例如，高级RISC集团(ARM))，以进行层1(L1) 控制和协议栈处理。

图1是用于2G系统的传统WTRU 100(例如，全球移动通信系统(GSM)、 通用分组无线业务(GPRS)和增强数据率GSM演进(EDGE))的框图。 WTRU 100包括：信道处理单元110、脉冲生成和调制单元120、发射机130 和天线140。信道处理单元110包括：块编码单元112、卷积编码器114、重 排序和分割单元116和交织器118。脉冲生成和调制单元120包括：加密单 元122、脉冲发生器124和调制器126。图1仅示出WTRU 100的发射端， 但是WTRU 100还包括与发射端对应的接收端的组件。

首先由块编码单元112(例如，循环冗余校验(CRC)单元)来处理信 息比特111。由块编码单元112向信息比特111添加奇偶校验位。然后，由 卷积编码器114处理具有奇偶校验位113的信息比特。卷积编码器114对于 比特113执行卷积编码，以生成经编码的比特115。由重排序和分割单元116 对经编码的比特115进行重排序和分割。然后，由交织器118对经重排序和 分割的比特117进行交织。由加密单元122来加密经交织的比特119。将经 加密的比特123发送至脉冲发生器124。脉冲发生器124从经加密的比特123 中生成脉冲125。脉冲发生器124还执行脉冲多路复用。然后，由调制器126 处理脉冲125。然后，由发射机130通过天线140发送经调制的符号127。

图2(取自第三代合作伙伴计划(3GPP)技术标准(TS)45.003部分 2.1)示出在GSM、GPRS和EDGE中对于多个信道的信息比特的处理。在 2G系统中支持多个信道。图2示出对于增强型全速率语音业务信道 (TCH/EFS)、全速率语音业务信道(TCH/FS)、半速率语音业务信道 (TCH/HS)、数据业务信道和分组数据业务信道(PDTCH)的信息比特的 处理。

参照图1和图2，对于TCH/FS的信息比特的处理被用作示例性实例来 说明。全速率或增强型全速率的语音编码器(未示出)将数据块序列发送至 信道处理单元。在TCH/FS或TCH/EFS的情况下，一个数据块对应于一个 语音帧。每一块包含260个信息比特，其包括182个1级比特(保护比特) 和78个2级比特(不保护比特)。由块编码单元处理每一个块中的260个比 特。前面50个1级比特由用于错误检测的三(3)个奇偶校验位保护。1级 输入比特和奇偶校验位被重排序，并且四(4)个结尾比特被附加至末尾。 块编码单元输出包括三个奇偶校验位和四个结尾比特的267个比特。通过卷 积编码器以1/2码率卷积编码来对267个比特的1级比特进行编码。卷积编 码器输出456个比特经编码比特。由重排序和分割单元来重排序和分割该 456个经编码的比特。重排序和分割单元输出8个比特块。然后，由交织器 对8个比特块进行块对角交织。重排序和交织是基于预定表来执行的。

在市场中，同时支持2G和第三代(3G)服务的双模WTRU已经逐渐 被广泛使用，对于2G和3G处理需要共享物理资源，以降低成本和节省功 率。随着数据速率的增加，调制技术和接收机算法变得更加复杂，DSP必须 支持的处理需求继续增加。DSP支持的其他功能(例如语音编解码)也变得 更加复杂。简单地增加DSP的频率以支持增加的功能将出现其他问题，包 括更高的功率浪费，存储器子系统逐渐增加的需求。

对于这种问题的潜在解决方案是将一些处理从DSP卸载到硬件加速器 中。传统的硬件加速器是由DSP控制的，通常使用直接存储器存取(DMA) 技术或编程I/O以将数据输入至加速器，寄存器写入以启动加速器和使用 DMA技术或编程I/O以存取加速器的结果。传统的硬件加速器典型地是“硬 布线的”，以执行特定的功能，所以从DSP将功能移向硬件加速器将导致灵 活性的丢失(与在DSP上运行软件相比)并且如果出现功能需求上的变化 则主要硬件需求的改变。

发明内容