[发明专利]多模除法器重定时电路

权利要求书

1.一种多模除法器，包括：

除以2/3单元链，其中所述链中的每个除以2/3单元接收输入信号并输 出输出信号，其中所述除以2/3单元中的每一个除以2/3单元对模数控制信 号作出响应，所述模数控制信号用于控制所述除以2/3单元是除以2还是 除以3，其特征在于还包括：

时序逻辑元件，其中所述模数控制信号中的一个模数控制信号的变化 导致将所述时序逻辑元件置于第一状态，其中所述输出信号中的一个输出 信号的变化导致将所述时序逻辑元件置于第二状态，并且其中所述时序逻 辑元件具有输出引线，且所述时序逻辑元件将多模除法器输出信号输出到 所述输出引线。

2.根据权利要求1所述的多模除法器，其中，所述时序逻辑元件具有 输入引线，并且其中，将所述模数控制信号中的所述一个模数控制信号经 由所述输入引线提供到所述时序逻辑元件。

3.根据权利要求1所述的多模除法器，其中，所述时序逻辑元件具有 输入引线，并且其中，将所述模数控制信号中的所述一个模数控制信号的 反转版本经由所述输入引线提供到所述时序逻辑元件。

4.根据权利要求1所述的多模除法器，其中，所述时序逻辑元件具有 输入引线，并且其中，将所述输出信号中的所述一个输出信号经由所述输 入引线提供到所述时序逻辑元件。

5.根据权利要求1所述的多模除法器，其中，所述时序逻辑元件具有 输入引线，并且其中，将所述输出信号中的所述一个输出信号的反转版本 经由所述输入引线提供到所述时序逻辑元件。

6.根据权利要求1所述的多模除法器，还包括：

差分锁存器，其具有输入引线和输出引线，所述输入引线被耦合来接 收所述模数控制信号中的所述一个模数控制信号，并且其中，所述差分锁 存器的所述输出引线与所述时序逻辑元件的输入引线耦合。

7.根据权利要求1所述的多模除法器，其中所述多模除法器输出信号 的占空比为百分之五十。

8.根据权利要求1所述的多模除法器，其中所述模数控制信号中的所 述一个模数控制信号是用于控制所述除以2/3单元中的一个除以2/3单元是 除以2还是除以3的模数控制信号。

9.根据权利要求1所述的多模除法器，其中所述多模除法器接收具有 频率F的多模除法器输入信号，对所述多模除法器输入信号进行分频，并 且输出多模除法器输出信号，其中在所述除以2/3单元链中的第一个除以 2/3单元上接收所述多模除法器输入信号，并且其中所述时序逻辑元件不接 收频率等于或大于F的任何信号。

10.根据权利要求1所述的多模除法器，其中所述多模除法器的第一 部分在CML(电流模式逻辑)逻辑电路中实现，并且其中所述多模除法器 的第二部分在CMOS(互补金属氧化物半导体)逻辑电路中实现，并且其 中所述时序逻辑元件在CMOS逻辑电路中实现。

11.一种用于分频的方法，包括：

(a)使用除以2/3单元链来执行分频操作，其中每个除以2/3单元接 收输入信号并输出输出信号，其中所述除以2/3单元中的每一个除以2/3单 元对模数控制信号作出响应，所述模数控制信号用于控制所述除以2/3单 元是除以2还是除以3；

(b)使用所述模数控制信号中的一个模数控制信号来将时序逻辑元件 置于第一状态；以及

(c)使用所述输出信号中的一个输出信号来将所述时序逻辑元件置于 第二状态，

其中所述时序逻辑元件具有输出引线，且所述时序逻辑元件将多模除 法器输出信号输出到所述输出引线。

12.根据权利要求11所述的方法，其中在步骤(b)中使用的所述一 个模数控制信号是用于控制所述除以2/3单元中的第一个除以2/3单元是除 以2还是除以3的模数控制信号。

13.根据权利要求11所述的方法，其中在步骤(b)中使用的所述一 个模数控制信号是用于控制所述除以2/3单元中的第二个除以2/3单元是除 以2还是除以3的模数控制信号。