[发明专利]多模除法器重定时电路

说明书

相关申请的交叉参考

本申请基于35 U.S.C§119要求享有2006年7月24日递交的临时申请 No.60/833,156的优先权，这里通过参考并入所述临时申请。

技术领域

所公开的实施例涉及多模除法器(MMD)。

背景技术

蜂窝电话内的接收机和发射机电路通常包括一个或多个本地振荡器。 例如，这种本地振荡器可以包括锁相环(PLL)，该锁相环用于从晶体振荡 器接收稳定但频率相对较低的信号(例如，20MHz)，并生成所选择的相对 较高频率(例如，900MHz)的输出信号。PLL的反馈环包括分频器，其接 收高频信号，并对该高频信号进行分频以获得与来自晶体振荡器的信号具 有相同相位和频率的低频信号。

一种这里称为“多模除法器”(MMD)的除法器经常用于实现分频器。 该MMD接收高频输入信号SIN，并将该信号除以除数值DV，以生成低频 输出信号SOUT。所述MMD包括多个模数除法器级(MDS)，这些MDS 被链接在一起以构成MMD。每个MDS(除最后的MDS外)从所述链中 的下一个MDS接收反馈模数控制信号。每个MDS还接收模数除数控制信 号S。如果特定MDS的模数除数控制信号S具有第一数字逻辑值，那么 MDS在除以二的模式下操作，否则MDS在除以三的模式下操作。MMD 的各个MDS级的模数除数控制信号值S一起确定MMD除以的除数值DV。

在许多MMD应用中，MMD输出信号将具有约为百分之五十的占空 比。相对于高频MMD输入信号，输出信号还将具有较低的抖动。每个MDS 级引入一定量的抖动。由于MDS级的级联，MMD的各个MDS级的抖动 会累加。在包括蜂窝电话标准的一个蜂窝电话应用中，使用最后MDS的输 出作为MMD输出，这会造成大量的累加抖动，以致不能满足蜂窝电话标 准强加给MMD的噪声要求。

用于解决该问题的一个传统方式是使用无抖动高频MMD输入信号， 以利用高速触发器对抖动的低频MMD输出信号进行同步(进行“重定时”)。 这使得触发器的输出几乎无抖动。然而，该解决方案通常需要高频MMD 输入信号和低频MMD输出信号之间的完全确定的相位关系。由于MMD 结构，当除数值DV较大时，很难在两个信号之间维持足够恒定的相位关 系。

用于解决抖动问题的第二种传统方式包括三个触发器。第一触发器将 用于控制第一MDS级的模数控制信号与高频MMD输入信号进行同步。模 数控制信号是用于确定第一MDS级是除以二还是除以三的信号。将第一触 发器的已同步输出提供给第二触发器的时钟输入端。第二触发器的D输入 端被耦合来接收固定的数字逻辑高值，使得第一触发器的已同步输出的边 沿将该数字逻辑高值时钟输入到第二触发器。第二触发器的其余输入端被 耦合来接收复位信号，该复位信号是来自在MMD中间的若干MDS的若干 信号输出的逻辑组合。因此，该复位信号将第二触发器复位到数字逻辑低。 将第二触发器的输出提供给第三触发器的D输入端，并且使用高频MMD 输入信号作为时钟对第三触发器进行定时，以便使第二触发器的输出与高 频MMD输入信号同步。第三触发器的复位输入端被耦合来接收复位信号。 第三触发器的Q输出端输出所期望的低抖动低频信号，其占空比约为百分 之五十。遗憾的是，由于三个触发器中的两个是利用高频MMD输入信号 作为时钟进行定时，所以该第二种传统解决方案消耗大量功率。因此，功 率消耗非常高。

发明内容