[发明专利]使用基准进行感测的存储器电路

说明书

技术领域

本发明涉及存储器电路，尤其涉及使用基准来感测存储器电路中 的存储器单元的逻辑状态。

背景技术

在非易失性存储器(NVM)中，用于感测的典型的基准基于一个 或多个存储器单元，该存储器单元和存储器阵列中使用的存储器单元 以相同的方式构建。这有利于跟踪阵列中存储器单元的特性。一种困 难一直在干扰基准单元的状态。通常预期基准单元被分成编程的和擦 除的。然后，这些编程的和擦除的基准单元将用于生成基准。当这些 基准单元被干扰并且失去电子时，该基准的变化会降低基准的有效性。

因此，期望使用一种不易受干扰的基准来进行感测。

附图说明

通过对与下述附图相结合的优选实施例的详细描述，本发明的前 述和进一步的以及更具体的目标和优点对于本领域技术人员来说将变 得显而易见。

图1示出了根据本发明实施例的存储器的框图。

图2示出了图1的一部分存储器以及根据本发明实施例的测试器 的框图。

图3是根据本发明实施例的图2中所示的那部分存储器的大部分 的电路图。

具体实施方式

一方面，存储器具有读出放大器，该读出放大器使用由温度无关 电流和温度相关电流的组合生成的基准。该存储器单元在电流随温度 增大的域中被偏置。温度相关电流，同样地，随着温度升高而增大。 将温度无关电流添加到温度相关电流上以获得组合电流，该组合电流 以与存储器单元的电流相同的速率变化。因此，组合电流跟踪存储器 单元的温度影响。组合电流被调节以获得期望的偏置水平并被用作读 出放大器的基准电流，该读出放大器用于感测存储器单元的逻辑状态。 参考附图和下面的描述将更好地理解本发明。

图1所示的是存储器电路10，其包括非易失性存储器单元的存储 器阵列12，耦合到阵列12并用于接收行地址的行解码器14，耦合到 阵列12并用于接收列地址的列解码器16，耦合到列解码器16的读出 放大器18，耦合到读出放大器18并提供输出信号DO的输出缓冲器， 以及耦合到读出放大器18用于生成基准电流Iref的基准生成器22。在 该示例中，阵列12的存储器单元优选为浮栅存储器单元，并且存储器 10为闪速存储器。基准生成器22提供基准电流Iref，而无需使用阵列 12中存在的类型的存储器单元，其随温度跟踪阵列12的存储器单元。 在操作中，由行解码器和列解码器16选择存储器单元用于感测，所述 行解码器使能通过行地址线选择的字线，且列解码器16将通过列地址 线选择的位线耦合到读出放大器18。在所选择的字线和所选择的位线 的交叉处的存储器单元由读出放大器18进行感测。读出放大器18将 所选择的存储器单元的电流和基准电流Iref进行比较以确定所选择的 存储器单元的逻辑状态，编程的或擦除的。输出缓冲器20提供输出信 号，该输出信号处于表示由读出放大器18感测到的逻辑状态上。

图2所示的是基准生成器22的更多细节以及存储器外部的测试器 24。基准生成器22包括：温度相关电流源(TDCS)26，其生成由输 入TD选择的输出电流Itd；温度无关电流源(TICS)28，其生成由输 入Ti选择的输出电流Iti；加法器30，其将电流Itd和Iti相加以提供电 流I30；电流调节器(current scaler)32，其提供作为输出的基准电流 Iref，提供测试基准电流Ireft，并接收电流调节器信号CS，该电流调 节器信号CS选择电流调节器32的调节比例(scaling)；以及比较器34， 其接收测试基准电流Ireft，接收外部电流Iext，并提供输出以指示该外 部电流Iext和测试基准电流匹配。测试器24具有耦合到比较器34的 输出的输入，并向电流调节器32提供电流调节器信号CS。测试器24 调整电流调节器信号CS直到外部电流Iext和测试基准电流Ireft匹配。 电流调节器32向读出放大器18提供电流基准Iref。优选地测试基准电 流Ireft和基准电流Iref为相同量级或为精确倍数。由此测试器24使用 外部电流Iext来设置基准电流Iref的水平。

针对基准电流Iref选择的水平优选地介于编程的和擦除的存储器 单元的电流的中间。基于远离所选择的偏置水平的某裕量执行该编程 和擦除功能。因此，编程的单元应当提供至少比偏置水平低某预定的 量的电流。类似地，擦除的单元被擦除以提供至少比偏置水平高预定 的量的电流。