[发明专利]低输出偏斜双倍数据速率串行编码器

权利要求书

1.一种串行编码器，其包括：

多路复用器，其具有多个数据输入、多个选择输入及一输出；

多个数据输入触发器，其耦合到所述多路复用器的所述数据输入；

多个选择输入触发器，其耦合到所述多路复用器的所述选择输入；及

同步化电路，其耦合到所述多路复用器的所述输出且提供所述串行编码器的输出，其中所述同步化电路包括最终数据寄存器级，所述最终数据寄存器通过单个逻辑层而与所述串行编码器的所述输出分离，由此导致所述编码器的低输出偏斜，从而使得所述同步化电路从所述多路复用器的所述输出中消除任何输出假信号。

2.如权利要求1所述的编码器，其中所述多路复用器具有八个数据输入及三个选择输入。

3.如权利要求1所述的编码器，其中所述多路复用器为非无假信号多路复用器。

4.如权利要求1所述的编码器，其中所述数据输入触发器及所述选择输入触发器均为D触发器。

5.如权利要求1所述的编码器，其中所述多路复用器的所述选择输入由计数器根据时钟信号来提供。

6.如权利要求5所述的编码器，其中所述多路复用器在所述时钟信号的每一边缘处输出一位。

7.如权利要求1所述的编码器，其中所述最终数据寄存器级为时钟驱动。

8.如权利要求1所述的编码器，其中所述串行编码器的所述输出完全由来自所述同步化电路的所述最终数据寄存器级的两个信号确定，由此导致所述编码器的低输出偏斜。

9.如权利要求1所述的编码器，其中所述编码器接收并行数据输入且将所述数据输入串行地输出到串行通信链路上。

10.如权利要求9所述的编码器，其中所述串行通信链路为移动显示数字接口(MDDI)链路。

11.如权利要求1所述的编码器，其中所述同步化电路是使用任何双边缘触发器来实施。

12.一种串行编码器，其包括：

用于存储多个数据输入位的装置；

用于存储多个选择输入位的装置；

用于根据所述多个选择输入位所产生的输入选择序列串行地输出所述多个数据输入位的装置；及

用于从所述串行输出装置的输出中消除假信号由此产生无假信号的串行编码器输出的装置，其中用于消除所述假信号的装置包含时钟驱动寄存器级，所述寄存器级通过单个逻辑层而与所述串行编码器输出分离，由此导致所述编码器的低输出偏斜。

13.如权利要求12所述的串行编码器，其中所述用于消除假信号的装置包含同步化电路。

14.如权利要求12所述的串行编码器，其中所述串行输出装置在时钟信号的每一边缘处输出一位，由此使得所述串行编码器成为双倍数据速率编码器。

15.如权利要求12所述的串行编码器，其中所述串行编码器输出完全由来自所述寄存器级的两个信号确定，由此导致所述编码器的低输出偏斜。

16.如权利要求12所述的串行编码器，其中所述编码器接收并行数据输入且将所述数据输入串行地输出到串行通信链路上。

17.如权利要求16所述的串行编码器，其中所述串行通信链路为移动显示数字接口(MDDI)链路。

18.如权利要求12所述的串行编码器，其中所述用于消除假信号的装置包含双边缘触发器。