[发明专利]伪周期逻辑信号生成器

权利要求书

1.一种平均周期为T_mean的伪周期逻辑信号的生成器(2)，其特征在于，包括：

-基准时钟(5)，其能够生成周期为T_ref的基准信号(1)；

-逻辑存储装置(6)，其作为输出(62)而提供所存储的逻辑状态并且可以被控制成当收到脉冲时改变状态；

-第一生成装置(7)，其能够在基本的时间间隔T_sec＝K×T_ref结束时从所述基准信号(1)中生成额定脉冲，其中K是整数；

-第二生成装置(8)，其能够在修改的时间间隔T’_sec＝(K±1)×T_ref结束时从所述基准信号(1)中生成偏置脉冲；

-选择装置(10、12)，其能够在所述第一生成装置(7)与所述第二生成装置(8)之间选出生成控制所述逻辑装置(6)的脉冲的装置，

定期地纳入用于校正所述平均周期的偏置脉冲从而生成平均周期为Tmean=2ΣNTsecN=2(K±L)×Tref]]>

的伪周期信号(2)，其中，K是整数，L是介于0和1之间的校正因子，并且N是大于零的整数。

2.根据权利要求1所述的生成器，还包括第三生成装置(9)，其能够在截短的时间间隔

T′′sec≤(K2)×Tref]]>

结束时从所述基准信号(1)中生成提前脉冲，所述选择装置(10、11、12)能够选择所述第三生成装置(9)以使得控制所述逻辑存储装置(6)的前M个脉冲是提前脉冲。

3.根据权利要求1或2所述的生成器，其中，所述基准时钟(5)的周期T_ref是1ns至200ns。

4.根据权利要求1或2所述的生成器，其中，所述逻辑存储装置(6)包括自维持的反向逻辑触发器(6)。

5.根据权利要求1或2所述的生成器，其中，生成装置(7、8、9)包括计数器(7)，该计数器可被参数化并且能够对基准周期T_ref的整数数目P计数且在计数结束时生成脉冲。

6.根据权利要求5所述的生成器，其中，所述第一生成装置(7)以P＝K而被参数化，所述第二生成装置(8)以P＝K±1而被参数化，并且所述第三生成装置(9)以P＝K/2而被参数化。

7.根据权利要求6所述的生成器，其中，所述第一生成装置(7)、所述第二生成装置(8)和所述第三生成装置(9)被组合成单个生成装置(7、8、9)，该单个生成装置轮流以P＝K、P＝K±1和P＝K/2而被参数化。