[发明专利]伪周期逻辑信号生成器

说明书

技术领域

本发明涉及伪周期逻辑信号生成器，其可以用于许多应用，特别地通过射频驱动多火花塞谐振器而用于机动车辆的等离子点火应用。 

背景技术

在现代机动车辆点火领域中，多火花塞MSP与传统火花塞相比呈现出实质上的革新和几何差异。这种MSP在FR 03-10766、FR 03-10767、FR 03-10768、FR 04-12153和FR 05-00777中有详细描述。 

MSP包括谐振器，其谐振频率F_c依赖于高频，通常在4至6MHz之间。对这种MSP的控制需要其频率F_p尽可能接近频率F_c的周期控制信号。本申请人的专利申请FR 05-12769描述了实践细节和这种射频点火的最佳频率控制的限制。MSP及其相关谐振器的Q因子Q较高，Q＝90至100。由此推出带宽Δω相对较窄，该带宽按照关系式Δω＝1/Q而与Q因子成反比。对MSP的控制因而需要等于谐振频率F_c的控制频率F_p，准确度大于10KHz，或相关频率的±0.2％。 

为了生成具有上述准确度的周期控制信号，已知地使用包括压控振荡器(VCO)的相似解决方案。这种解决方案具有下列缺点：对干扰的高敏感性、难以对频率参数化以及通常的复杂度。 

使用通过对基准时钟进行整数除法而使用数字解决方案也是已知的。通过考虑期望频率的准确度，这种解决方案需要基准频率大于2.5GHz的设备时钟频率。这种处理器的成本使其无法用于机动车辆行业。 

发明内容

本发明通过提出一种基于工作在最大等于几百MHz的基准频率F_ref的时钟的伪周期逻辑信号生成器而消除了上述缺点。这种生成器生成频率F_fix的周期信号，所述频率是通过对用校正因子C定期修改的基准频率做整数除法而获得的，所述校正因子被应用于其周期之一以生成具有中频F_mean＝F_fix±C的伪周期信号。 

本发明的目的是一种伪周期逻辑信号生成器，包括：基准时钟，其能够生成周期为T_ref的基准信号；逻辑存储装置，其作为输出而提供所存储的逻辑状态并且被控制成在接收到脉冲时改变状态；第一生成装置，其能够在基本时间间隔T_sec＝K×T_ref结束时生成额定脉冲，其中K是整数；第二生成装置，其能够生成在修改的时间间隔T’_sec＝(K±1)×T_ref结束时生成偏置脉冲；选择装置，其能够在所述第一生成装置与第二生成装置之间选择生成这样的脉冲的装置：该脉冲将所述逻辑存储装置控制成纳入用于纠正平均周期的偏置脉冲从而生成具有平均周期 

Tmean=2ΣNTsecN=2(K±L)×Tref]]>

的伪周期信号，其中K是整数，L是0至1之间的纠正因子，并且N是大于零的整数。 

根据本发明的设备的优点是使之能够利用基准频率相对较低的时钟、以接近于期望频率的中频准确度来控制MSP的谐振器。 

根据本发明的另一特征，所述生成器还包括第三生成装置，其能够在截短的时间间隔