[发明专利]制造半导体器件的方法和利用该方法获得的半导体器件

权利要求书

1、一种用于制造具有半导体主体(1)的半导体器件(10)的方法，所述半导体主体(1)配备有至少一个半导体元件，其中，在所述半导体主体(1)的表面上形成台形半导体区域(2)，在所述台形半导体区域(2)之上沉积掩模层(3)，去除所述掩模层(3)中的位于所述台形半导体区域(2)的顶部附近的与所述台形半导体区域(2)的侧表面接界的部分(3A)，并在所得到的结构上形成导电连接区域(4)，其形成了用于所述台形半导体区域(2)的接触，所述方法的特征在于：在去除所述掩模层(3)的所述部分(3A)之后，但在形成所述导电连接区域(4)之前，在通过去除所述掩模层(3)的所述部分(3A)而露出的所述台形半导体区域(2)的侧表面上，利用额外的半导体区域(5)来加宽所述台形半导体区域(2)。

2、根据权利要求1所述的方法，其特征在于：所述台形半导体区域(2)是利用另外的外延生长工艺形成的。

3、根据权利要求2所述的方法，其特征在于：在比所述另外的外延生长工艺高的温度下执行外延生长工艺。

4、根据权利要求2或3所述的方法，其特征在于：在同一生长设备中执行所述外延生长工艺和所述另外的外延生长工艺。

5、根据权利要求1、2、3或4所述的方法，其特征在于：所述额外的半导体区域(5)受到高度掺杂，优选高于所述台形半导体区域(2)。

6、根据前述权利要求中的任何一项所述的方法，其特征在于：对于所述额外的半导体区域(5)和所述台形半导体区域(2)而言，选择不同的半导体材料。

7、根据权利要求6所述的方法，其特征在于：对于所述台形半导体区域(2)而言，选择高带隙的III-V族半导体材料，对于所述额外的半导体区域(5)而言，选择低带隙的III-V族半导体材料。

8、根据前述权利要求中的任何一项所述的方法，其特征在于：将所述导电连接区域(4)形成为与所述额外的半导体区域(5)接触。

9、根据前述权利要求中的任何一项所述的方法，其特征在于：选择绝缘层作为所述掩模层(3)。

10、根据前述权利要求中的任何一项所述的方法，其特征在于：为所述掩模层(3)提供比所述台形半导体区域(2)的高度小得多的厚度，并且在所述掩模层(3)的顶部上沉积光刻胶层(6)，所述光刻胶层(6)的厚度小于所述台形半导体区域(2)的所述高度但接近所述台形半导体区域(2)的所述高度，此后，去除所述掩模层(3)的未被所述光刻胶层(6)覆盖的部分(3A)，接下来去除所述光刻胶层(6)。

11、根据前述权利要求中的任何一项所述的方法，其特征在于：在形成所述额外的半导体区域(5)之后，沉积厚的隔离区域(7)，并且至少在处于所述额外的半导体区域(5)下方的水平面上使所述结构平面化。

12、根据前述权利要求中的任何一项所述的方法，其特征在于：选择纳米线作为所述台形半导体区域(2)。

13、根据前述权利要求中的任何一项所述的方法，其特征在于：选择硅衬底(11)作为所述半导体主体(1)的起点。

14、根据前述权利要求中的任何一项所述的方法，其特征在于：选择晶体管作为所述半导体元件。

15、根据权利要求14所述的方法，其特征在于：所述台形半导体区域(2)形成双极晶体管的发射极或集电极或者形成与场效应晶体管的源极或漏极的接触。

16、通过根据前述权利要求中的任何一项所述方法获得的半导体器件(10)。