[发明专利]用于减少在分支目标地址高速缓冲存储器中查找的方法和设备

权利要求书

1.一种使用指令高速缓冲存储器I-cache减少对分支目标地址高速缓冲存储器BTAC 进行查找的方法，所述方法包含：

响应于在所述指令高速缓冲存储器中查找第一分支指令的第一指令地址未中，从 所述BTAC中检索第一分支目标地址；以及

将从所述BTAC检索到的所述第一分支目标地址存储于所述指令高速缓冲存储 器的第一位置上，所述第一分支目标地址与所述第一指令地址相关联，

其中所述指令高速缓冲存储器经配置以存储包括所述第一分支指令的多个指令， 其中响应于管线的处理级中对所述第一分支指令的预先分支解析的检测，向所述 BTAC提供从所述BTAC检索到的并存储在所述指令高速缓冲存储器中的第一分支 目标地址；以及

响应于在所述指令高速缓冲存储器中对所述第一指令地址的查找，当所述第一分 支目标地址存储在所述指令高速缓冲存储器中时，从所述指令高速缓冲存储器中检 索所述第一分支目标地址。

2.根据权利要求1所述的方法，其进一步包含检测与所述第一分支指令相关联的误预 测。

3.根据权利要求2所述的方法，其进一步包含执行以下各项的至少一者：

使与所述误预测相关联的指令高速缓冲存储器线失效；

使所述指令高速缓冲存储器线中的所述分支目标地址失效；以及

更新所述指令高速缓冲存储器中的所述分支目标地址。

4.根据权利要求2所述的方法，其中检测所述误预测包含：

计算与所述第一分支指令相关联的实际分支目标地址；以及

确定所述实际分支目标地址与存储在所述指令高速缓冲存储器中的所述第一分 支目标地址不匹配。

5.根据权利要求1所述的方法，其进一步包含：

响应于在第二指令高速缓冲存储器中查找第二指令地址的未中，从所述BTAC接 收第二分支目标地址；

在所述第二指令高速缓冲存储器的第二位置中存储所述第二分支目标地址，所述 第二分支目标地址与所述第二指令地址相关联。

6.根据权利要求1所述的方法，其中在所述BTAC中的查找限于在所述指令高速缓冲 存储器中未找到特定间接分支指令的情形。

7.根据权利要求1所述的方法，进一步包含使用从所述管线中接收的解析目标地址更 新所述BTAC以及更新所述指令高速缓冲存储器。

8.根据权利要求1所述的方法，进一步包含响应于所述管线中分支解析的检测，通过 向所述指令高速缓冲存储器提供解析目标地址，更新所述指令高速缓冲存储器。

9.一种使用指令高速缓冲存储器I-cache减少对分支目标地址高速缓冲存储器BTAC 进行查找的方法，其包含：

查找与指令高速缓冲存储器I-cache中的分支指令相关联的分支指令地址；

响应于与所述分支指令相关联的指令高速缓冲存储器未中而从所述BTAC检索 分支目标地址；

将从所述BTAC中检索到的所述分支目标地址存储至所述指令高速缓冲存储器 的条目中，其中所述条目与所述指令高速缓冲存储器中的所述分支指令地址相关 联，其中，响应于管线的处理级中对所述分支指令的预先分支解析的检测，向所述 BTAC提供从所述BTAC检索到的所述分支目标地址；以及

响应于在所述指令高速缓冲存储器中对所述分支指令地址的查找，当所述分支目 标地址存储在所述指令高速缓冲存储器中时，从所述指令高速缓冲存储器中检索所 述分支目标地址。

10.根据权利要求9所述的方法，其进一步包含：预测待提取的下一指令与所述分支目 标地址相关联。

11.根据权利要求10所述的方法，其进一步包含：在所述预测错误时更新所述指令高 速缓冲存储器中的所述分支目标地址。