[发明专利]用于减少在分支目标地址高速缓冲存储器中查找的方法和设备

说明书

技术领域

本发明大体上涉及处理器领域，且明确地说，涉及一种通过减少在分支目标地址高 速缓冲存储器中查找而改进分支预测的方法。

背景技术

微处理器在很多种应用中执行计算任务。几乎始终需要改进处理器性能，以允许更 快操作和/或通过软件变化而增大功能性。在许多嵌入式应用(例如便携式电子装置)中， 节省功率和更快的通过量也是处理器设计和实施中的目标。

许多现代处理器采用管线式结构，其中顺序指令(每一者具有多个执行步骤)在执 行中交叠。为了获得经改进的性能，所述指令应连续流动穿过管线。任何致使指令停止 于管线中的情形可不利地影响性能。如果从管线清洗且随后再提取指令，则性能和功率 消耗均受损。

大多数程序包括间接分支指令，其中直到在管线深处评估所述间接分支指令才知道 实际分支行为。为了避免将由于等待间接分支指令的实际评估而导致的停止，现代处理 器可采用某种形式的分支预测，借此在管线中早期预测间接分支指令的分支行为。基于 所预测的分支评估，处理器推测性地提取(预提取)且处理来自预测地址的指令，所述 预测地址为分支目标地址(如果预测将采取所述分支)或在所述分支指令之后的下一顺 序地址(如果预测将不采取所述分支)。是否将采取间接分支指令被称作确定分支方向。

常规分支预测技术包括分支目标存取高速缓冲存储器(BTAC)和分支预测逻辑， 所述BTAC定位于处理器管线的提取级中。BTAC存储先前所提取的指令的目标地址且 由所述指令的地址索引。指令高速缓冲存储器常规上填充有各种指令类型的指令，所述 指令是从更高阶高速缓冲存储器或存储器检索的。常规上在处理器管线中进一步向下实 际解析间接分支指令之后填充BTAC。

在操作中，常规分支预测技术并行地在BTAC和指令高速缓冲存储器两者中对所预 提取的指令执行地址查找。如果在BTAC中存在未中，则这些常规分支技术因此已在 BTAC查找中消耗功率而未找到匹配。如果在BTAC中存在命中，则所查找到的地址可 视为间接分支指令。在BTAC查找之后，常规技术调用分支预测逻辑以确定是否应预测 采取从BTAC检索的分支目标地址。如果所述分支预测逻辑预测采取，则分支预测逻辑 通过从所述分支目标地址开始检索指令而重定向指令流动。

通常从所述管线清洗从分支指令起进入处理器管线的所有顺序指令。由BTAC查找 界定的路径和后续分支预测通常为临界速度路径，因为此路径的定时越短，在重定向指 令流动之前需要从处理器管线清洗的指令量也就越小。因此，此路径需要尽可能短，以 最小化清洗指令所消耗的功率。

用于减小临界路径时间的常规技术包括减小BTAC的大小和/或以多路型式组织 BTAC。然而，通过减小BTAC的大小，潜在命中的数目和因此在BTAC中找到分支目 标地址的可能性受到减小，从而降低了BTAC的整体有效性。此外，通过将BTAC组织 为多路型式，索引到BTAC中可能变得较快，但花费于比较上的时间可能有所增加。在 这些情形中，BTAC可能慢于指令高速缓冲存储器，因此在临界路径的并行查找部分中 变成限制性因素。因此，认识到，需要用以减少用于当在处理器管线中找到间接分支指 令时重定向指令流动的时间而不会降低分支预测的有效性的设备和方法。

发明内容

本发明认识到，当并行地对指令高速缓冲存储器和BTAC进行查找且在BTAC中查 找失败时，常规分支预测技术常常不必要地消耗功率。当在指令高速缓冲存储器中存在 命中而在BTAC中存在未中时，此认识更为明显，这种情况可能是由于指令高速缓冲存 储器通常存储所有类型的指令，且BTAC通常存储分支指令地址。

根据一个实施例，揭示一种用于减少对分支目标地址高速缓冲存储器(BTAC)进 行查找的方法。在此方法中，响应于在指令高速缓冲存储器(I-cache)中查找指令地址 的未中而从所述BTAC检索分支目标地址。所述分支目标地址与所述指令地址相关联。 从所述BTAC检索的分支目标地址存储在所述指令高速缓冲存储器中。使用此所揭示的 技术，以与所述BTAC不并行的方式，在所述指令高速缓冲存储器中有利地查找后续指 令地址，因此通过减少不必要的BTAC查找而节省功率。