[发明专利]支持单个或多个AES操作的双模AES实现

说明书

技术领域

本发明一般地涉及加密方案，以及，更具体地，涉及一种支持单个或多个AES操作的双模高级加密标准(AES)实现。

背景技术

AES是一种用于若干加密方案的流行的加密标准。AES一般可以在128位上工作。现在又开发了一些基于AES的加密方案，可以在大于128位的数据量(data size)上工作。在执行核心AES操作的同时，基于AES的加密方案不能提供可以有效使用AES核心单元的接口，所述AES核心单元在128位上工作。

这个问题的一种可能的解决方案是在AES核心单元周围配置直接存储器存取(DMA)接口。这种DMA接口由主处理机编程。DMA接口可以(i)从同步动态随机存取存储器(SDRAM)取数据，(ii)将数据提供至AES核心单元，以及(iii)将经加密的/解密的数据存储至SDRAM。使用这种接口，就可以在远大于128位的数据块上执行AES操作。

DMA接口的主要缺陷是与设置DMA接口操作相关的系统开销。设计者必须对(i)输入数据和输出数据的地址和(ii)扇区计数进行编程。当扇区大小/计数大时，系统开销小。然而，在需要128位或256位的加密/解密的AES应用的情况下，与实际操作相比，系统开销可能会很大。

传统方法的另一缺陷在于，通常会有新的基于AES的加密方案被开发出来。这些方案中的某些可能会包括这样的巧合(quirk)，即，由于DMA接口自动处理输入数据，DMA接口模式不支持的巧合。这种方法的备选方案是使用微控制器在软件中执行整个加密方案。使用微控制器会减慢加密/解密处理。

我们需要提供一种用于执行单个和多个AES操作的双模AES实施的方法和/或装置。

发明内容

本发明涉及一种包含模式电路和加密电路的装置。模式电路可以用于选择性地在处于第一模式时提供由输出信号承载的寄存器输入数据，而在处于第二模式时提供由输出信号承载的存储器数据。加密电路可以用于在寄存器输入数据和存储器数据之间可互换地加密/解密。

本发明的目的、特征和优点包括提供了一种支持单个和多个AES操作的双模AES实现的方法和/或装置，其可以(i)仅需要很小的数据量，(ii)使用寄存器接口从而利用更小的系统开销来执行，(iii)避免经加密的/解密的数据被泄密，以及(iv)虑及了DMA模式不支持的基于AES的加密方案，从而每次执行一个块。

附图说明

通过详细描述下面的说明书和所附权利要求以及附图，本发明的这些和其他目的、特征和优点可以变得显而易见，其中：

图1是本发明的优选实施例的图示；

图2是本发明的优选实施例的详图；

图3是示出了链接AES命令的实例的图示；

图4是本发明的备选实施例的图示。

具体实施方式

参照图1，示出了根据本发明优选实施例的系统100的框图。系统100通常包括块(或电路)102、块(或电路)104、块(或电路)106、以及块(或电路)108。电路102可以作为主处理机来实现。电路104可以作为模式电路来实现。电路106可以作为AES电路来实现。电路108可以作为存储器来实现。在一个实例中，存储器108可以作为SDRAM来实现。主处理机102可以具有能传递(present)信号(例如，AES_DATA)的输出110和能传递信号(例如，DMA_CONTROL)的输出114。模式电路104可以具有能接收信号AES_DATA的输入112、能接收信号DMA_CONTROL的输入116、能接收信号(例如，AES_OUTPUT)的输入124和能接收/传递信号(例如，DATA)的输入/输出126。模式电路104可以具有能传递信号(例如，OUTPUT)的输出118。AES电路106可以具有能接收信号OUTPUT的输入120。AES电路106可以具有能传递信号AES_OUTPUT的输出122。存储器108可以具有能传递/接收信号DATA的输入/输出128。