[发明专利]沟槽结势垒可控肖特基二极管

权利要求书

1.一种肖特基二极管，其特征在于，包含：

至少一沟槽，其开设在由第一电传导型掺杂物掺杂的半导体衬底上， 所述的沟槽侧壁上填满肖特基势垒金属；

一具有第二电传导型的顶部掺杂区，其包围该沟槽侧壁的顶端部分； 和

一具有第二电传导型的底部掺杂区，其包围该沟槽的全部底部角落 区域，并且延伸遍布至该沟槽的底部下方的区域；该沟槽侧壁上填满肖 特基势垒金属的区域直接与由第一电传导型掺杂物掺杂的半导体衬底连 接接触。

2.如权利要求1所述的肖特基二极管，其特征在于，还包含：

一个或若干个具有第二电传导型的掺杂区，所述的掺杂区包围该沟 槽的侧壁，并在所述的顶部掺杂区及底部掺杂区之间沿着沟槽的深度分 布；同时该沟槽仍然保留部分开放的区域并未被所述的具有第二电传导 型、且沿着沟槽侧壁设置的若干掺杂区包围；该些沟槽的开放区域上填 满肖特基势垒金属，且直接与由第一电传导型掺杂物掺杂的半导体衬底 连接接触。

3.如权利要求1所述的肖特基二极管，其特征在于，所述的沟槽由肖特基势 垒金属填充。

4.如权利要求1所述的肖特基二极管，其特征在于，所述的肖特基势垒金属 还分布在沟槽的底部表面上，在该沟槽的底部表面上形成一肖特基结。

5.如权利要求1所述的肖特基二极管，其特征在于，所述的具有第二电传导 型的底部掺杂区完全包围该沟槽的底部表面。

6.如权利要求1所述的肖特基二极管，其特征在于，所述的肖特基势垒金属 镀覆在该半导体衬底的顶端表面，在位于具有第二电传导型的顶部掺杂 区之间的区域，与半导体衬底形成肖特基结。

7.如权利要求1所述的肖特基二极管，其特征在于，所述的具有第二电传导 型的顶部掺杂区完全填充在位于沟槽之间的空间内。

8.如权利要求1所述的肖特基二极管，其特征在于，所述的沟槽包含非圆弧 型沟槽角落区域。

9.一种半导体器件，其包含有一肖特基二极管，所述的肖特基二极管包含 一沟槽，其设置在一具有第一电传导型的半导体衬底上，其中，所述的 半导体器件还包含：

一具有相对于第一电传导型的第二电传导型的顶部掺杂区，所述的 顶部掺杂区包围该沟槽的顶端部分设置，以作为所述肖特基二极管的一 反向电流屏蔽；

一具有第二电传导型的底部掺杂区，其包围该沟槽的底层部分设置； 且

所述的沟槽侧壁布满肖特基势垒金属，其位于顶部掺杂区和底部掺 杂区之间的那部分区域直接与具有第一电传导型的半导体衬底连接接 触。

10.如权利要求9所述的半导体器件，其特征在于，还包括：

一个或若干个具有第二电传导型的掺杂区，所述的掺杂区在该顶部 掺杂区和底部掺杂区之间沿着侧壁的深度方向分布；同时该沟槽仍然保 留部分开放的区域并未被所述的具有第二电传导型、且沿着沟槽侧壁设 置的若干掺杂区包围；该些沟槽的开放区域上填满肖特基势垒金属，且 直接与由第一电传导型掺杂物掺杂的半导体衬底连接接触。

11.如权利要求9所述的半导体器件，其特征在于，所述的肖特基势垒金属完 全布满在所述沟槽的侧壁上。

12.如权利要求9所述的半导体器件，其特征在于，所述的具有第二电传导型 的顶部掺杂区形成在所述沟槽侧壁和半导体衬底顶部表面之间的一个顶 端角落区域。

13.如权利要求9所述的半导体器件，其特征在于，所述的具有第二电传导型 的底部掺杂区包围该沟槽的全部底部角落区域，并且延伸遍布至该沟槽 的底部下方的区域。

14.如权利要求9所述的半导体器件，其特征在于，所述的肖特基势垒金属镀 覆在该半导体衬底的顶端表面，其在具有第二电传导型的顶部掺杂区之 间的区域处形成一肖特基结。

15.如权利要求9所述的半导体器件，其特征在于，所述的具有第二电传导型 的顶部掺杂区延伸到遍及该半导体衬底的整个顶部表面。