[发明专利]场效应异质结构晶体管

说明书

技术领域

本发明涉及异质结场效应晶体管以及制作和操作异质结场效应晶体管的方法。

背景技术

图1示意性示出基于0＜x＜1的Al_xGa_(1-x)As异质结构的场效应晶体管(FET)10。FET 10包含砷化镓(GaAs)层12、砷化铝镓(Al_xGa_(1-x)As)层14、金属性源电极16、金属性漏电极18和金属性栅电极20。金属性源电极和漏电极16、18位于Al_xGa_(1-x)As层14’的薄部分14’上，所述薄部分本身置于GaAs层12上。薄部分14’可以在在原始Al_xGa_(1-x)As/GaAs异质结构上形成台面状结构的蚀刻期间产生。

从金属性源电极和漏电极16、18扩散出来的金属渗入Al_xGa_(1-x)As层14的薄部分14’。扩散金属示意性用大的点D表示，扩散金属使得源电极和漏电极16、18的下边界较不清楚。具体而言，扩散金属D至少延伸到GaAs层12和Al_xGa_(1-x)As层14之间的界面22。因此，扩散金属D改善了源电极和漏电极16、18与Al_xGa_(1-x)As/GaAs异质结界面22之间的电接触。

在源电极和漏电极16、18之间，Al_XGa_(1-X)As层14形成台面状结构M，其垂直地高于源电极和漏电极16、18。台面状结构M支撑源电极和漏电极16、18上方的金属性栅电极20。也就是说，台面状结构M将金属性栅电极20与源电极和漏电极16、18电学隔离。台面状结构M还将金属性栅电极20与Al_xGa_(1-x)As/GaAs异质结构界面22电学绝缘。

在FET 10中，二维电子气(2DEG)可被俘获在Al_xGa_(1-x)As/GaAs异质结界面22。2DEG可传送FET 10中的大部分或者全部的源极-漏极电流。2DEG在FET 10中可具有高的迁移率。金属性栅电极20上的电压控制2DEG中的电子浓度。

发明内容

在例如图1中示出的场效应晶体管(FET)中，金属性源电极和漏电极的边缘与金属性栅电极的边缘对齐，使得可获得良好性能。但不幸的是，形成这种对齐而不产生金属性源或漏电极与金属性栅电极之间的短路是困难的。各种实施例提供了基于半导体异质结构的FET，其中栅电极的边缘与源电极和漏电极的边缘不对齐。

一个实施例描述了一种包含FET的装置。该FET包含第一半导体的区域和位于该第一半导体的区域上的第二半导体的层。该层和该区域形成半导体异质结构。该FET还包含：位于该区域和该层其中之一上的源电极和漏电极，以及置为控制该半导体异质结构的沟道部的电导率的栅电极。该沟道部位于该源电极和漏电极之间。该栅电极置为垂直地位于该沟道部以及该源电极和漏电极的部分的上方。

在一些实施例中，该异质结为GaAs/Al_xGa_(1-x)As异质结构，其中0＜x＜1。

在一些实施例中，该FET还包含位于该沟道部与栅电极之间以及该栅电极与源电极和漏电极的所述部分之间的电介质层。

另一实施例描述了一种方法。该方法包含提供半导体异质结构以及在该半导体异质结构上形成源电极和漏电极。该方法包含在源电极和漏电极的部分上方以及位于该源电极和漏电极之间的半导体异质结构的部分上方沉积电介质层。该方法包含形成栅电极，该栅电极垂直地位于介于该源电极和漏电极之间的该半导体异质结构的所述部分的上方以及垂直地位于该源电极和漏电极的部分的上方。

在一些实施例中，该异质结构为GaAs/Al_xGa_(1-x)As异质结构，其中0＜x＜1。

附图说明

图1为场效应晶体管(FET)的截面图，该FET具有GaAs/Al_xGa_(1-x)As异质结构以及与源电极和漏电极对齐的栅电极；

图2为FET的截面图，该FET具有半导体异质结构以及未与源电极和漏电极对齐的栅电极；