[发明专利]在晶片上的硅化物形成

说明书

技术领域

本发明涉及一种在半导体晶片上选择性地形成硅化物的方法。

背景技术

MOS晶体管是半导体器件的重要部件，MOS晶体管的栅极的电特性直接影响到这类器件的质量。MOS晶体管的栅极区典型地包括作为主导电层的多晶硅层或非晶硅层，以及有时候在主导电层上堆叠的硅化物层，例如硅化钴或硅化钛或硅化镍。类似地，MOS晶体管的源极和漏极有源区典型地包括可由硅化物层覆盖的掺杂硅层。这些硅化物层提供了良好的欧姆接触，从而减小了MOS晶体管的层电阻并增加了其中结合了该MOS晶体管的半导体器件的运行速度。

存在许多期望减小集成电路的一些晶体管的接触电阻并通过维持较高接触电阻来保护其它晶体管免受静电放电影响的应用。因此，期望选择性地对需要减小接触电阻的晶体管的栅极、漏极和/或源极区进行硅化而保持其它晶体管的相应区域不被硅化，从而维持有源区和多晶硅区都具有较高接触电阻和方块电阻(sheet resistance)。

在一些已知方法中，典型地采用掩模来防止在不想被硅化的区域上形成硅化物。该掩模可以由叠层来形成，一方面，叠层包括例如通过CVD(化学气相沉积)从原硅酸四乙酯(TEOS)得到的二氧化硅(SiO₂)层之类的氧化层，另一方面，叠层包括例如氮化硅(Si₃N₄)层之类的氮化层。现有技术中将这样的掩模称为硅保护掩模或“SiProt”掩模。在该掩模保护的晶片区域上不形成硅化物。

然而，在上述方法中有许多缺点。掩模的形成需要热预算，该热预算在90nm以及更小的工艺中与结不是太兼容。另外，还会在MOS晶体管中产生应力。最后，上述方法本身需要相对多的步骤，尤其是在沉积钴(Co)之前为去除SiO₂阻止层的去氧步骤，这导致挖出不期望的STI(浅槽隔离)槽。

公开号为US2005/64638的美国专利申请描述了一种意在减轻上述缺点的在晶片上选择性地形成硅化物的方法。所提出的方法包括步骤：a)在不想被硅化的区域顶部形成阻止层，b)经由阻止层进行离子注入，c)去除阻止层，d)在该薄层上沉积一个金属层(该金属能够通过与硅进行热反应来形成硅化物)，e)执行适合于对通过步骤d)所沉积的金属进行硅化的热处理，以及f)将没有对步骤e)的热处理进行反应的金属去除。

然而，在该处理流程中，必须在需要硅化的区域处蚀刻SiProt掩模(阻止层)，因此使得这些区域易受蚀刻处理的侵蚀，导致不期望的表面损伤。

发明内容

因此，最好提供一种用于在晶片上选择性地形成硅化物的方法，其中防止了在SiProt层的蚀刻过程中对要被硅化的区域的损伤。

根据本发明，提供了一种在半导体晶片上选择性地形成硅化物的方法，该半导体晶片包括要在其上形成硅化物的第一区域和不想在其上形成硅化物的第二区域，该方法包括：

a)在所述晶片上沉积金属层来覆盖所述第一和第二区域；

b)沉积掩模层来覆盖所述金属层；和

c)执行硅化工艺；

其中使所述掩模层形成图案以使得仅在所述第一区域中的金属暴露于所述硅化工艺。

这样，因为在掩模层之前沉积金属层，所以晶片表面不会遭受任何掩模蚀刻的侵蚀和随后的劣化。

在一个示例实施例中，使掩模层形成图案以使得仅暴露出在半导体晶片的第二区域中的金属层，并随后在执行硅化工艺之前(优选地通过湿法或干法蚀刻)去除金属层的暴露部分。优选地，随后执行选择性蚀刻工艺来去除任何未反应的金属。

在另一个示例实施例中，使掩模层形成图案来仅暴露处在第一区域中的金属层，接下来，在执行硅化工艺之前沉积非晶硅盖层来覆盖第一和第二区域。在这种情况下，可通过干法蚀刻使掩模层形成图案，并且优选地在达到大约100-150℃的相对低的温度下沉积非晶硅盖层。优选地，在硅化工艺之后再次执行选择性蚀刻工艺，以便去除任何残留的或未反应的材料。在一个实施例中，在沉积掩模层之前可以沉积电介质层，并且使用掩模层来蚀刻电介质层，以便仅留下未被暴露于所述硅化工艺的区域中的所述电介质层。

将理解的是金属层可以包括能够被硅化的任何适合的金属，包括但不限于Co、Ni、Ti等。类似地，掩模可以包括任何适合的材料，包括但不限于氧化物、氮化物、碳化物或无定形碳，或者它们的组合。

通过参照下面描述的实施例将明了和说明本发明的这些和其它方面。

附图说明

现在将仅通过例子并参照附图来描述本发明的实施例，其中：