[发明专利]在主处理器和协处理器之间进行接口连接的方法和装置

说明书

技术领域

本发明涉及主处理器和协处理器之间的接口，并且更具体地说，本发明涉及主处理器的内部总线和外部协处理器之间的接口。 

背景技术

在例如包括数字信号处理器(DSP)芯片的处理系统的设计中，有利的是能够实现未在该DSP芯片上实现的功能、计算能力和/或专门任务。例如，DSP可以是用于支持各种无线通信标准的无线基带。然而，可能需要对基带平台进行修改以添加对新的和/或不同的标准的支持。例如，在无线环境中，基带处理器可能需要支持全球移动通信系统(GSM)、增强型数据GSM环境(EDGE)、时分多址(TDMA)、宽带TDMA、通用分组无线业务(GPRS)和其他标准，并且该基带处理器可能需要被修改为例如支持TDSCDMA、其他第三代(3G)标准或要在未来开发的标准。 

对基带处理器进行扩展以支持一种标准所需的附加硬件不一定能支持另一种标准，或者没有成熟到值得并入到基带架构中的程度。为了解决该问题，可以在外部协处理器(例如，设置在基带芯片外部的协处理器)上实现用于支持基带处理器上不可用的特定标准和/或具体加速器或优化的专用硬件。随着新标准或能力的出现，专用协处理器可以被设计为在不需要对DSP本身进行专门修改和/或添加(即，无需修改集成在芯片上的核心DSP(core DSP))的情况下实现期望的功能。 

另外，这还有利于DSP利用未驻留在DSP芯片上的其他功能来实现特定处理应用。例如，各种硬件加速器、专用滤波组件、噪声减少算法以及其他信号处理功能可以使本身无法实现期望的特定功能的DSP获益。相应地，各种设计情况可以从具有能够与外部协处理器通信以利用由该外部协处理器 提供的功能的DSP的系统结构中获益。 

要在DSP和协处理器之间进行接口连接，就必须将信息从DSP内部的总线传输到协处理器内部的总线。即，通常必须在芯片外传输并获取数据。存在多种总线接口标准(例如，通用串行总线(USB)、PCI-Express、PCI-X、RapidIO等)，这些总线接口标准为串行和并行总线传输建立了各种协议。然而，这些标准是在特定设计考量的情况下开发出来的并且具有具体目标和优先级，因此可能不适用于DSP和协处理器之间的接口连接。 

发明内容

根据本发明的一个实施方式包括一种在主处理器上实现的并适于在主处理器和外部协处理器之间传输数据的接口，该接口包括：写缓冲器，其被配置为存储与所述协处理器上的位置相关的多个写地址并且存储待写入到所述多个写地址中的写数据；多个外部接入连接，其支持用于将所述主处理器电连接到所述协处理器的多条物理线，经由所述物理线来传输所述写地址和写数据；以及同步组件，其适于根据时钟从所述写缓冲器向所述多个外部接入连接传输数据，当处于第一写模式时，所述同步组件被配置为在写操作的第一时钟周期向所述多个外部接入连接传输存储在所述写缓冲器中的写地址，而在所述写操作的第二时钟周期向所述多个外部接入连接传输存储在所述写缓冲器中的相关写数据，并且当处于第二写模式时，依据先前传输给所述多个外部接入连接的最后写地址，所述同步组件被配置为在所述第一时钟周期向所述多个外部接入连接传输存储在所述写缓冲器中的所述写数据。 

根据本发明的另一实施方式包括一种在协处理器上实现的并适于在主处理器和所述协处理器之间传输数据的接口，该接口包括：写缓冲器，其被配置为存储与所述协处理器上的位置相关的写地址以及待写入到所述写地址中的写数据；多个外部接入连接，其支持用于将所述主处理器电连接到所述协处理器的多条物理线，经由所述物理线来传输所述写地址和写数据；以及同步组件，其适于根据时钟从所述多个外部接入连接向所述写缓冲器传输数据， 当处于第一写模式时，所述同步组件被配置为在写操作的第一时钟周期向所述写缓冲器传输从所述多个外部接入连接接收到的写地址，而在所述写操作的第二时钟周期向所述写缓冲器传输从所述多个外部接入连接接收到的相关写数据，并且当处于第二写模式时，依据先前传输给所述多个外部接入连接的最后写地址，所述同步组件被配置为在所述第一时钟周期向所述写缓冲器传输从所述多个外部接入连接接收到的写数据。