[发明专利]非易失性存储器中的经分割的软编程

说明书

技术领域

本发明的实施例大体上涉及用于擦除及软编程非易失性存储器装置的半导体技术。

背景技术

半导体存储器装置已更普遍地用于各种电子装置中。举例来说，非易失性半导体存 储器用于蜂窝式电话、数字相机、个人数字助理、移动计算装置、非移动计算装置及其 它装置中。电可擦除可编程只读存储器(EEPROM)(包括快闪EEPROM)及电可编程 只读存储器(EPROM)为最普遍的非易失性半导体存储器。

快闪存储器系统的一个实例使用NAND结构，NAND结构包括串联地布置的夹于 两个选择栅极之间的多个晶体管。所述串联晶体管及所述选择栅极被称为NAND串。图 1为展示一个NAND串的俯视图。图2为其等效电路。图1及图2中所描绘的NAND 串包括串联且夹于第一选择栅极120与第二选择栅极122之间的四个晶体管100、102、 104及106。选择栅极120将所述NAND串连接到位线126。选择栅极122将所述NAND 串连接到源极线128。通过经由选择线SGD将适当电压施加到控制栅极120CG来控制 选择栅极120。通过经由选择线SGS将适当电压施加到控制栅极122CG来控制选择栅 极122。晶体管100、102、104及106中的每一者包括控制栅极及浮动栅极，其形成存 储器单元的栅极元件。举例来说，晶体管100具有控制栅极100CG及浮动栅极100FG。 晶体管102包括控制栅极102CG及浮动栅极102FG。晶体管104包括控制栅极104CG 及浮动栅极104FG。晶体管106包括控制栅极106CG及浮动栅极106FG。控制栅极100CG 连接到字线WL3，控制栅极102CG连接到字线WL2，控制栅极104CG连接到字线WL1， 且控制栅极106CG连接到字线WL0。

请注意，虽然图1及图2展示在NAND串中有四个存储器单元，但四个晶体管的使 用仅是作为实例来提供的。NAND串可具有少于四个的存储器单元或多于四个的存储器 单元。举例来说，一些NAND串将包括八个存储器单元、16个存储器单元、32个存储 器单元等。本文中的论述不限于在NAND串中的任何特定数目的存储器单元。

使用NAND结构的快闪存储器系统的典型架构将包括若干个NAND串。举例来说， 图3展示具有更多NAND串的存储器阵列的三个NAND串202、204及206。图3的 NAND串中的每一者包括两个选择晶体管或栅极及四个存储器单元。举例来说，NAND 串202包括选择晶体管220及230，及存储器单元222、224、226及228。NAND串204 包括选择晶体管240及250，及存储器单元242、244、246及248。每一串通过一个选 择栅极(例如，选择栅极230及选择栅极250)而连接到源极线。选择线SGS用于控制 源极侧选择栅极。各个NAND串通过受选择线SGD控制的选择栅极220、240等而连接 到相应位线。在其它实施例中，选择线未必需要为共用的。字线WL3连接到用于存储 器单元222及存储器单元242的控制栅极。字线WL2连接到用于存储器单元224及存 储器单元244的控制栅极。字线WL1连接到用于存储器单元226及存储器单元246的 控制栅极。字线WL0连接到用于存储器单元228及存储器单元248的控制栅极。如可 看出，位线及相应NAND串包含存储器单元阵列的一列。字线(WL3、WL2、WL1及 WL0)包含所述阵列的行。每一字线连接在行中的每一存储器单元的控制栅极。举例来 说，字线WL2连接到用于存储器单元224、244及252的控制栅极。