[发明专利]石英保护环

说明书

相关申请的交叉引用

[0001]本申请要求递交于2006年10月16日的美国专利临时申请 No.60/852,345的优先权，其整体通过引用结合在这里。

发明内容

[0002]按照一个实施例，一种用于半导体基片处理中使用的等 离子反应室电极总成包括：上部电极；背衬构件，该背衬构件可贴 附于该上部电极的上表面；和外环，围绕该背衬构件的外部表面并 位于该上部电极的上表面之上。

[0003]按照进一步的实施例，一种用于半导体基片处理中使用 的等离子反应室的电极总成的保护环，其中该电极总成包括粘结到 背衬构件的喷头电极和围绕该电极总成的限制环总成，该保护环包 括：保护环，配置为安装在该背衬构件的外缘和该限制环总成的内 缘之间，该保护环具有适于覆盖该上部电极的上表面的下表面。

[0004]按照另一个实施例，一种在等离子室中处理半导体基片 的方法，该等离子室包括：具有上部电极的电极总成；背衬构件， 该背衬构件可贴附于该上部电极的上表面；以及外环，围绕该背衬 构件的外部表面并位于该上部电极的上表面之上，其中该方法包 括：在该等离子室中将半导体基片支撑在下部电极上，该下部电极 由间隙与该上部电极隔开；将工艺气体提供进该间隙并且将该工艺 气体激励为等离子；并且利用该等离子处理该半导体基片。

附图说明

[0005]图1示出用于蚀刻基片的等离子反应器的具有保护环的 喷头电极总成的剖视图。

[0006]图2示出图1的该喷头电极总成的一部分的剖视图。

[0007]图3示出图2的该喷头电极总成包括上部电极、背衬构件 和该保护环的一部分的剖视图。

[0008]图4示出该保护环的俯视图。

[0009]图5示出图4的保护环沿线5-5的剖视图。

[0010]图6示出按照一个实施例，该保护环的剖视图。

[0011]图7示出按照一个实施例具有保护环的该上部电极和背 衬构件的一部分的剖视图。

[0012]图8示出按照另一个实施例，该保护环的剖视图。

[0013]图9示出按照进一步的实施例，具有保护环的该上部电极 和背衬构件的一部分的剖视图。

具体实施方式

[0014]集成电路芯片的制造通常开始于高纯度、单晶半导体材 料(如硅或锗)基片(称为“晶片”)的薄的、抛光切片。每个晶 片经过一系列物理和化学处理步骤，这些步骤在该晶片上形成各种 电路结构。在制造过程期间，各种类型的薄膜可使用多种技术沉积 在该晶片上，如热氧化以产生二氧化硅膜，化学气相沉积以产生硅、 二氧化硅和氮氧化硅膜，以及溅射或其他技术以产生其他金属膜。

[0015]在半导体晶片上沉积膜之后，通过使用称为掺杂的工艺 将选取的杂质代入该半导体晶格而产生唯一的半导体电器属性。该 掺杂的硅晶片然后均匀地涂上一层光敏或对辐射敏感材料层，称为 “抗蚀剂”。限定电路中电子路径的小的几何图案然后使用称为光 刻的工艺传递到该抗蚀剂上。在光刻工艺期间，该集成电路图案可 绘在玻璃板上，其称为“掩模”，然后光学缩小、投影并传递到光 敏涂层上。

[0016]然后通过称为蚀刻的工艺将该光敏抗蚀剂图案传递到下 面的半导体材料结晶表面上。真空处理室通常用于蚀刻基片以及在 基片上化学气相沉积(CVD)，通过提供蚀刻或沉积气体至该真空 室并且施加射频(RF)场至该气体以将该气体激发为等离子态。